

Abstract

This thesis is concerned with the philosophy and the strategies related to the digital implementations of artificial neural networks ANN. An open and deep insight of the biological origin of ANN as well as its tidy relation with physics through statistical mechanics and the Hopfield revolutionary concept of *computational energy* (See Ref [4] of Chapter 2) is given. The Very Large-Scale Integration VLSI implementation of ANN (mainly digital) with its diverse methodologies, strategies and goals are also discussed. The notion of parallelism that was the corner stone of the third chapter in the processing (or the hardware) point-of-view and is enhanced in the fourth chapter to introduce the parallel learning-processing PLP notion. The Printed Circuit Board PCB technique is applied for the implementation of PLP-based neuron Bidirectional Associative Memory BAM using the cad tool of *EEDIII* that simulates it and shows the technique limited capabilities. The powerful Very Hardware Description Language VHDL is introduced and used to implement more suitable versions of the previous circuit and other, to be downloaded on a Field Programmable Gate Arrays FPGA chips. The PLP neuron-based BAM implementation is enhanced further by the introduction of the encoding-comparing technique as a user interface with the network as well as the expandability technique based on the suggested systolic-like architecture. Finally, the bus-based architecture technique is presented for the implementation of the Hopfield ANN.

Ikhtisar

Tesis ini adalah berkenaan dengan falsafah dan strategi yang berkaitan dengan implementasi rangkaian neuron rekaan RNR. Suatu kajian yang terbuka dan mendalam diberikan bagi sistem RNR berasaskan biologi serta kaitan rapinya dengan fizik melalui mekanik statistik dan revolusi konsep Hopfield bagi teraja komputeran (tengok Ref [4] dalam Bab 2).

Implementasi VLSI bagi RNR (berdigit) dengan percapahan motodologinya, strategi dan sasarannya juga di bentangkan. Kaedah keselarian yang merupakan 'petanda' di bab ke-4 dan sudut pemprosesan (atau secara *hardware*) dan ditingkatkan di bab-bab seterusnya bagi memperkenalkan kaedah pemprosesan pembelajaran selari PPS. Teknik papan litar tercetak PCB di gunakan bagi implementasi PPS pada ingatan. Sekutuan Dwiarah ISD dengan mengguna perisian EEDIII bagi membuat simulasi yang telah menunjukkan had kegunnannya. Kaedah VHDL iaitu Bahasa Huraian *hardware* di perkenalkan dan digunakan bagi implementasi versi yang bersesuaian bagi litar yang di sebut itu dan di *downloaded* pada chip implementasi *Field Programmable Gate Arrays* FPGA. Kaedah PPS ditingkatkan seterusnya dengan memperkenalkan teknik bandingan pengkodan sebagai perantaramukaan pengguna dengan rangkaian dan juga teknik perkembangan berdasar atas senibina seperti *systolic* yang disaran. Teknik senibina berdasarkan bas di tunjukkan bagi implementasi RNR Hopfield mempergunakan bahasa pemrograman *hardware* yang disaran dengan kuat bagi implementasi litar kompleks berdigit seperti RNR berdigit.