

LAPORAN LATIHAN ILMIAH TAHAP AKHIR

WXES 3182

Perpustakaan SKTM

**SISTEM PENGESANAN DAN PEMBETULAN
RALAT MENGGUNAKAN TEKNIK PENGKODAN
HAMMING DAN PEMERIKSAAN LEWAHAN
BERKITAR(CRC) / MODUL PENGEKODAN**

OLEH:

FAUZIAH MAHMUD

WEK000423

Laporan ini merupakan sebahagian daripada keperluan Ijazah Sarjana Muda
Sains Komputer dan Teknologi Maklumat Universiti Malaya
SESI 2002/2003

ABSTRAK

Penghantaran maklumat dari satu destinasi ke destinasi yang lain melibatkan konsep kebolehpercayaan dan intergriti maklumat tersebut. Kadang –kala maklumat yang dihantar adalah tidak sama dengan maklumat yang diterima. Penghantaran maklumat dalam bentuk bit antara satu komputer dengan komputer yang lain juga mengalami masalah yang sama. Oleh kerana data dihantar dalam susunan bit, susunan bit asal adalah tidak sama dengan susunan bit yang diterima. Maka data tersebut dikira rosak. Pelbagai kaedah untuk menjamin penghantaran data tersebut selamat. Antaranya ialah penggunaan kaedah pengekodan Hamming dan pemeriksaan lewahan berkitar (CRC).

Litar pengekodan dan penyahkodan kod Hamming dan CRC akan menjalankan fungsi tersebut. Litar ini akan mengesan sekiranya ralat terjadi semasa penghantaran semasa dihantar oleh komputer penghantar kepada komputer penerima. Ia dapat dijalankan dengan kewujudan beberapa bit lewahan yang berfungsi sebagai penunjuk jika ralat berlaku. Kajian keseluruhan akan dijalankan ke atas kedua-dua cara pengekodan ini merangkumi pengesan dan pembetulan ralatnya.

| | | |
|-------|---|----|
| 2.2.1 | Proses pengekodan | 13 |
| 2.3 | Kaedah Pemeriksaan Lewahan Berkitar | 14 |
| 2.3.1 | Polinomial | 15 |
| 2.3.2 | Operasi pengeludan CRC | 15 |
| 2.4 | Perbaucangan Kod-Kod Linear | 17 |
| 3.0 | Metodologi | 21 |
| 3.1 | VHDL | 21 |
| 3.2 | Web Pack 4.2 | 25 |
| 3.3 | Kepriamaan Sistem | 30 |
| 4.0 | Aliran Rakuhentik | 31 |
| 4.1 | Diagram Arus Tertinggi | 31 |
| 4.2 | Diagram Arus Tertinggi Model Pengeludan | 32 |
| 4.3 | Pengekodan Hamming | 33 |
| 4.3.1 | Operasi Kod Hamming | 34 |

| Bil | Tajuk | mukasurat |
|-------|--|-----------|
| 4.5 | Litar Dahuluan | 38 |
| 5.0 | Pad掲 Abstrak | ii |
| 5.1 | Perihal Kandungan | iii |
| 5.1.1 | Teknik Penghargaan Hamming | v |
| 5.1.2 | Teknik Senarai Jadual Lewahan Berkitar (CRC) | vi |
| 5.2 | Senarai Rajah Model CRC dan Hamming | vii |
| 1.0 | Model Pengenalan Hamming | 1 |
| 1.1 | Model Skop | 1 |
| 1.2 | Model Objektif | 3 |
| 1.3 | Pemahaman Kekangan | 3 |
| 1.4 | Model Perancangan Aktiviti | 5 |
| 2.0 | Kajian Literasi | 9 |
| 2.1 | Tujuan Pengekodan | 9 |
| 2.2 | Kod Hamming | 9 |
| 2.2.1 | Bit Pariti Hamming | 10 |
| 2.2.2 | Matriks penjana Hamming | 12 |
| 2.2.3 | Proses pengekodan CRC | 13 |
| 2.3 | Kaedah Pemeriksaan Lewahan Berkitar | 14 |
| 2.3.1 | Polinomial | 15 |
| 2.3.2 | Operasi pengekodan CRC | 15 |
| 2.4 | Perbincangan Kod- Kod Linear | 17 |
| 3.0 | Metodologi | 21 |
| 3.1 | VHDL | 21 |
| 3.2 | Web Pack 4.2 | 25 |
| 3.3 | Keperluan Sistem | 30 |
| 4.0 | Aliran Rekabentuk | 31 |
| 4.1 | Diagram Aras Tertinggi | 31 |
| 4.2 | Diagram Aras Tertinggi Modul Pengekod | 32 |
| 4.3 | Pengekodan Hamming | 33 |
| 4.3.1 | Operasian Kod Hamming | 34 |

| | | |
|-------|---|----|
| 4.4 | Pengekodan CRC | 35 |
| 4.5 | Litar Gabungan | 38 |
| 5.0 | Perlaksanaan | 39 |
| 5.1 | Perlaksanaan Fasa 1 | 39 |
| 5.1.1 | Teknik Pengekodan Hamming | 40 |
| 5.1.2 | Teknik Pemeriksaan Lewahan Berkitar (CRC) | 41 |
| 5.2 | Fasa 2: Penggabungan Modul CRC dan Hamming | 42 |
| 5.2.1 | Modul Multipleksor Hamming | 43 |
| 5.2.2 | Modul Multipleksor CRC | 44 |
| 5.2.3 | Modul 1: Penggabungan Pengekod dan Penyahkod Hamming | 45 |
| 5.2.4 | Modul 2: Penggabungan Modul Pengekod dan Penyahkod CRC | 48 |
| 6.0 | Pengujian Sistem | 52 |
| 6.1 | Pengujian Submodul Hamming | 52 |
| 6.2 | Pengujian Submodul CRC | 56 |
| 6.3 | Pengujian Submodul Multipleksor Hamming | 60 |
| 6.4 | Pengujian Modul Multipleksor CRC | 63 |
| 6.5 | Pengujian Modul Hamming | 65 |
| 6.6 | Pengujian Modul CRC | 68 |
| 7.0 | Perbincangan | 73 |
| 7.1 | Perubahan Rekabentuk Awal Sistem | 73 |
| 7.2 | Kelemahan dan Kekurangan Sistem | 75 |
| 7.3 | Perbandingan Modul Hamming dengan Sistem Sebelumnya | 76 |

PENGHARGAAN

Setinggi ucapan terima kasih diucapkan kepada En Mohd Yamani Idna bin Idris selaku penasihat tesis saya yang banyak memberi panduan semasa saya menjalankan latihan ilmiah ini. Tidak dilupakan juga kepada modurator iaitu En. Zaidi Razak yang banyak memberi idea yang bernalas dalam memperbaiki kualiti kajian ilmiah ini. Rakan sekumpulan, Wan Ramlah binti Wan Ibrahim yang banyak membantu dalam proses pencarian maklumat. Ibubapa, En Mahmud bin Md. Farip dan Puan Jamiah Baba yang berperanan besar memberikan sokongan moral kepada saya untuk terus berusaha dan tidak ketinggalan rakan – rakan seperjuangan yang lain.

Sokongan yang diberikan oleh semua pihak yang disebutkan di atas membolehkan saya meneruskan kajian ilmiah ini dan akan diteruskan dengan latihan ilmiah dua pada semester hadapan.

Pengalaman mempelajari sendiri apa yang tidak diketahui menjadikan saya lebih berdikari dan lebih bersedia menghadapi masa akan datang terutama dalam menghadapi alam pekerjaan sebenar.

Diharapkan agar kusus latihan ilmiah ini diteruskan supaya lebih banyak penemuan baru ditemui yang mungkin berguna apabila berada di alam pekerjaan kelak.

SENARAI JADUAL

| BIL | TAJUK | m/s |
|-----|--|-----|
| 1.0 | Garis Masa untuk WXES 3181 | 5 |
| 1.1 | Jadual Perancangan WXES 3181 | 6 |
| 1.2 | Jadual Perancangan WXES 3182 | 8 |
| 1.3 | Garis Masa WXES 3182 | 9 |
| 2.0 | Bit Maklumat Hamming | 11 |
| 2.1 | Kedudukan Bit Pariti dan Persamaan Polinomial | 15 |
| 6.0 | Jadual Kebenaran Pengekodan Hamming | 55 |
| 6.1 | Jadual Kebenaran CRC | 59 |
| 7.0 | Perbandingan Antara Sistem Pengesanan dan Ralat (B) dan Sistem Pengesan dan Penyahkod Ralat (A). | 77 |

| | | |
|-----|---|----|
| 4.1 | Litar Pengahod CRC | 35 |
| 4.5 | Litar Gabungan Pengahod | 38 |
| 6.0 | Simulasi Sistem Pengekod Hamming | 54 |
| 6.1 | Simulasi Sistem Pengekod CRC | 58 |
| 6.2 | Simulasi Sistem Multiplexer Hamming | 62 |
| 6.3 | Simulasi Model Hamming | 63 |
| 6.4 | Simulasi Model CRC | 71 |
| 7.0 | Lokasi ruang di dalam atau bersebelahan dengan kesemua sistem | 74 |

SENARAI RAJAH

| BIL | TAJUK | m/s |
|-----|--|-----|
| 2.0 | Ilustrasi Titik Dimensi Hamming | 10 |
| 2.1 | Kedudukan Mesej Bit Terkod | 12 |
| 2.2 | Proses Pengekodan CRC | 14 |
| 2.3 | Lakaran Kasar Litar Pengekod CRC | 16 |
| 3.0 | Pengaliran Proses dalam VHDL | 21 |
| 4.0 | Rajah Diagram Aras Tertinggi | 31 |
| 4.1 | Blok Diagram Pengekodan Data | 32 |
| 4.2 | Litar Hamming | 33 |
| 4.3 | Litar Pengekod Hamming | 34 |
| 4.4 | Litar Pengekod CRC | 35 |
| 4.5 | Litar Gabungan Pengekod | 38 |
| 6.0 | Simulasi Submodul Pengekod Hamming | 54 |
| 6.1 | Simulasi Submodul Pengekod CRC | 58 |
| 6.2 | Simulasi Submodul Multipleksor Hamming | 62 |
| 6.3 | Simulasi Modul Hamming | 63 |
| 6.4 | Simulasi Modul CRC | 71 |
| 7.0 | Lakaran semula diagram aras tertinggi untuk keseluruhan sistem | 74 |

Projek ini terbahagi kepada dua modul iaitu pengkodean dan penyifkanan. Untuk modul pengkodean, definisi masalah yang tidak diketahui pasti adalah bagaimana untuk menggunakan 7 bit enkripsi yang terhad dari 4 bit maklumat yang dimuatkan menggunakan teknik pengkodean Hamming dan CRC serta mencari komponen-komponen yang sesuai untuk dicadangkan dalam literatur tersebut. Selain daripada itu perlu mencari teknik klasifikasi berdasarkan maklumat yang diberikan. Oleh kerana projek ini hanya digunakan teknik klasifikasi berdasarkan maklumat pertama yang sesuai perlu dipelajari dan dilakukan dengan cermat yang dibangunkan dalam projek ini. Modul penyifikan akan mengekalkan keadaan asal dan juga boleh memberikan nilai sesebut.

BAB SATU

1.1 SAKU

Projek dipelihara menggunakan penggunaan dan pembinaan alat yang dilakukan di dalam sistem operasi Microsoft Windows dan menggunakan bahagian yang dibangunkan oleh penggunaan modul CRC. Bahagian yang dibangunkan adalah penggunaan 7 bit maklumat kepada 7 bit maklumat. Oleh kerana dasar teknik pengkodean digunakan ialah Hamming dan pemerkelasan lewahan berikut maka kedua-dua jenis kaedah pengkodean ini akan dikaji.

Bah perlara akan meningkatkan penggunaan kepada teknik maklumat - maklumat yang perlu diselidik dan siap pemakaian yang perlu dikeselaraskan dan kelengangan - kelengangan terhadap pembinaan sistem. Kelengangan yang dimulakan bukanlah dari segi

1.0 PENGENALAN

Projek ini terbahagi kepada dua modul iaitu pengekodan dan penyahkodan. Untuk modul pengekodan, definisi masalah yang telah dikenalpasti adalah bagaimana untuk meghasilkan 7 bit maklumat yang terkod dari 4 bit maklumat yang dimasukkan menggunakan teknik pengekodan Hamming dan CRC serta mencari komponen-komponen yang sesuai untuk dimuatkan dalam litar tersebut. Selain daripada itu perlu mencari tujuan komponen tersebut dan aplikasinya. Oleh kerana projek ini hanya dijalankan sehingga peringkat simulasi sahaja, maka perisian yang sesuai perlu ditentukan dan kriteria yang diperlukan untuk perisian tersebut mestilah memenuhi objektif projek ini. Untuk fungsi penyahkodan pula, ia akan menerima mesej yang dihantar. Ia dibangunkan secara berasingan daripada modul yang dibangunkan dalam projek ini. Modul penyahkod akan mengesan kedudukan ralat dan juga boleh membetulkan ralat tersebut.

1.1 SKOP

Kajian ilmiah ini merangkumi pengesanan dan pembetulan ralat yang dilakukan di dalam satu litar yang menggabungkan kaedah Hamming dan CRC. Bahagian yang dibangunkan adalah pengekodan 4 bit maklumat kepada 7 bit maklumat. Oleh kerana dua cara untuk pengekodan digunakan iaitu kod Hamming dan pemeriksaan lewahan berkitar maka kedua-dua jenis kaedah pengekodan ini akan dikaji.

Bab pertama akan merangkumi pengenalan kepada tajuk, masalah - masalah yang perlu diselesaikan, skop permasalahan yang perlu diselesaikan dan kekangan - kekangan terhadap pembinaan sistem. Kekangan yang dimaksudkan bukanlah dari segi

peralatan atau kewangan sebaliknya adalah kekangan yang dihadapi ketika mencari nilai teori yang betul untuk dikaitkan dengan komponen litar yang digunakan.

Bab dua merangkumi kajian literasi yang melakukan perincian tentang isu yang dikupas dalam bab pertama. Kebaikan dan kelemahan kedua-dua kaedah pengekodan ini dan aplikasinya juga akan dikaji dan akan dibandingkan dengan kaedah pengekodan yang lain.

Bab ketiga akan menjelaskan tentang metodologi yang digunakan untuk tajuk ini. Oleh kerana modul pengekodan ini dijalankan dengan kebaikan menggunakan VHDL sebagai bahasa pengaturcaraan akan dibincangkan.

Bab yang keempat adalah peringkat rekabentuk di mana semua modul yang terdapat dalam sistem akan dilakarkan secara terperinci dalam bentuk blok diagaram yang kemudiannya akan diimplementasikan di dalam perisian WebPack 4.2 . Carta alir, gambarajah blok asas, gambarajah blok yang terperinci dan rajah litar akan disertakan sebagai alat bantu dalam menjelaskan lagi rekabentuknya .

Bab yang kelima pula menyentuh tentang perlaksanaan sistem. Semua peringkat rekabentuk modul- modul dan submodul- submodul yang telah dibangunkan pada fasa sebelumnya akan dibangunkan dan ditukarkan ke dalam bentuk pengaturcaraan VHDL.

Bab yang ke enam menerangkan bagaimana pengujian dilakukan ke atas kod pengaturcaraan . Bit – bit ujian akan dimasukkan ke dalam setiap modul dan submodul untuk memastikan setiap komponen tersebut berfungsi seperti yang dikehendaki.

Bab tujuh adalah bab yang terakhir yang membincangkan tentang keputusan yang diperolehi daripada pengujian yang dilakukan, kelebihan dan kekurangan sistem, peningkatan yang boleh dijalankan pada masa hadapan dana kesimpulan bagi projek yang telah dibangunkan. Perubahan – perubahan dari segi rekabentuk sistem dan

penggunaan perisian yang digunakan untuk membangunkan projek ini juga akan dibincangkan.

1.2 OBJEKTIF

Objektif kajian yang dijalankan hanya merangkumi bahagian pengekodan kod Hamming dan pemeriksaan lewahan berkitar sahaja.

- Menukar nilai empat bit maklumat kepada tujuh bit maklumat.
- Menselarikan nilai teori yang didapati dengan nilai sebenar yang didapati.
- Mengetahui kebaikan penggunaan VHDL berbanding cara pengekodan yang lain.
- Memahami kod Hamming dan CRC tersebut dengan terperinci.
- Boleh membandingkan kelemahan dan kebaikan kod Hamming berbanding dengan kaedah pengekodan yang lain.
- Dapat merekabentuk litar yang menggabungkan kedua-dua kaedah pengekodan tersebut.

1.3 KEKANGAN YANG DIHADAPI

Kekangan yang dihadapi akan dibincangkan dari segi:-

- Rekabentuk litar yang dihasilkan pada peringkat ini adalah berdasarkan nilai teori semata-mata, maka perlaksanaannya pada fasa dua akan mungkin akan menghasilkan ralat.
- Penerangan secara teoritikal yang amat menjurus kepada kaedah matematik, apabila melibatkan dimensi (contohnya :matriks), menyebabkan ia agak sukar

1.4.2 difahami. Sesetengah implementasi komponen mungkin hanya difahami perlaksanaannya melalui penerangan yang tidak melibatkan rumus matematik.

- Kekurangan masa mungkin akan menyebabkan rekabentuk litar secara terperinci tidak dapat dihasilkan. Tetapi ia akan diperbaiki pada peringkat implementasinya.
- Penggunaan perisian WEB PACK 4.2, mungkin akan ditukar perisian lain yang dirasakan sesuai, ini kerana terdapat beberapa kelemahan dalam perisian tersebut. Antaranya adalah tarikh tamat tempoh perisian.

Bahagian buku antara sifir komputer

| | |
|----|--|
| 3 | Membaca buku rujukan melalui internet, buku bacaan |
| 4 | Membaca buku rujukan, melalui internet, buku bacaan |
| 5 | Mula mencari tesis untuk bab pertama |
| 6 | Mencari buku bah kedua |
| 7 | Mula mencari buku untuk bab ketiga |
| 8 | Mencari perisian yang sepadan yang dapat memberikan program alihacara. |
| | Mula mencari bab kedua |
| 9 | Mencari bab ketiga ; mengkaji dengan lebih mendalam tentang kaedah yang digunakan |
| 10 | Mencari bab ketiga ; mencari perbandingan antara teknik yang digunakan dengan teknik yang lain, VIVA |
| 11 | Mencari buku untuk bab ketiga |

1.4 PERANCANGAN AKTIVITI

Jadual 1.0 : Garis masa untuk WXES 3181

| Minggu | Aktiviti |
|--------|--|
| 1 | Memilih tajuk tesis |
| 2 | Memahami tajuk tesis kenalpasti objektif ,skop dan pengenalan projek Bahagikan tugas antara ahli kumpulan |
| 3 | Mencari bahan rujukan melaui internet, bahan bacaan |
| 4 | Mencari bahan rujukan, melaui internet, bahan bacaan |
| 5 | Mula menulis tesis untuk bab pertama |
| 6 | Mencari bahan bab kedua |
| 7 | Mula mencari bahan untuk bab kedua |
| 8 | Memasang perisian yang sepatutnya yang dapat melarikan program aturcara. Mula menulis bab kedua |
| 9 | Menulis bab kedua : mengkaji dengan lebih mendalam tentang kaedah yang digunakan |
| 10 | Menulis bab kedua : mencari perbandingan antara teknik yang digunakan dengan teknik yang lain, VIVA |
| 11 | Mencari bahan untuk bab ketiga |

| | | | | | | | | | | | | |
|----|---|---|---|---|---|---|----|----|----|----|----|----|
| 12 | Mencari bahan untuk bab ketiga: mendalami metodologi yang digunakan | 1 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 |
| 13 | Mencari bahan untuk bab ke empat | | | | | | | | | | | |
| 14 | Menulis bab empat : merekabentuk sistem | | | | | | | | | | | |
| 15 | Menyemak penulisan dan proses penghantaran bermula | | | | | | | | | | | |

Bab pertama

Cari bahan

Penulisan

Bab kedua

Cari bahan

Bab ketiga

Cari bahan

Bab keempat

Penerjemah

Penghantaran

Istilah 1.8 dan 1.1 mewakili jenama atau projek

pengeludan dan pembetulan nafas. Masa yang diberikan untuk menyelesaikan kajian diawal fasa pertama ini adalah selama lima belas minggu. Ia dijalankan pada semester pertama. Sebarang perubahan terhadap kajian yang dilakukan akan dapat dilakukan selepas sejoggan kur sepuluh hari selepas sesi "viva" dilaksanakan.

Jadual 1.1 :Jadual perancangan WXES 3181

| Tugas/Minggu | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 |
|--------------|---|---|---|---|---|---|---|---|---|----|----|----|----|----|----|
| Pilih tajuk | | | | | | | | | | | | | | | |
| Bahagi tugas | | | | | | | | | | | | | | | |
| Cari bahan | | | | | | | | | | | | | | | |
| Bab pertama | | | | | | | | | | | | | | | |
| Cari bahan | | | | | | | | | | | | | | | |
| Perisian | | | | | | | | | | | | | | | |
| Bab kedua | | | | | | | | | | | | | | | |
| Cari bahan | | | | | | | | | | | | | | | |
| Bab ketiga | | | | | | | | | | | | | | | |
| Cari bahan | | | | | | | | | | | | | | | |
| Bab keempat | | | | | | | | | | | | | | | |
| Penyemakan | | | | | | | | | | | | | | | |
| Penghantaran | | | | | | | | | | | | | | | |

Jadual 1.0 dan 1.1 menunjukkan proses pengurusan masa untuk projek pengekodan dan pembetulan ralat . Masa yang diberikan untuk menyelesaikan kajian ilmiah fasa pertama ini adalah selama lima belas minggu.. Ia dijalankan pada semester pertama. Sebarang perubahan terhadap kajian yang dilakukan akan dapat dilakukan selepas minggu ke sepuluh iaitu selepas sesi “viva” dilaksanakan.

Jadual 1.2 : Jadual perancangan WXES 3182

| | | | | | | | | | | | | |
|----|---|---|---|---|---|---|---|----|----|----|----|----|
| 1 | Pemeriksaan semula perisian yang sesuai untuk kaedah yang digunakan | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 |
| 2 | Proses rekabentuk pengekodan | | | | | | | | | | | |
| 3 | Proses rekabentuk pengekodan | | | | | | | | | | | |
| 4 | Merangka bab pertama | | | | | | | | | | | |
| 5 | Proses perlaksanaan | | | | | | | | | | | |
| 6 | Merangka dan penulisan bab kedua | | | | | | | | | | | |
| 7 | Proses pengujian | | | | | | | | | | | |
| 8 | Merangka bab ketiga | | | | | | | | | | | |
| 9 | Mencari bahan untuk perbincangan projek | | | | | | | | | | | |
| 10 | Mencari bahan untuk perbincangan projek | | | | | | | | | | | |
| 11 | Penyediaan dokumentasi lengkap projek | | | | | | | | | | | |
| 12 | Penyediaan dokumentasi lengkap projek | | | | | | | | | | | |
| 13 | Penyediaan dokumentasi lengkap projek | | | | | | | | | | | |
| 14 | Penghantaran WXES 3182 | | | | | | | | | | | |

Jadual 1.3: Garis masa WXES 3182

| Tugas/Minggu | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 |
|--------------|---|---|---|---|---|---|---|---|---|----|----|----|----|----|
| Perisian | | ■ | | | | | | | | | | | | |
| Pengekodan | | | ■ | | | | | | | | | | | |
| Bab pertama | | | | ■ | | | | | | | | | | |
| Perlaksanaan | | | | | ■ | | | | | | | | | |
| Bab dua | | | | | | ■ | | | | | | | | |
| Pengujian | | | | | | | ■ | | | | | | | |
| Bab ketiga | | | | | | | | ■ | | | | | | |
| Perbincangan | | | | | | | | | ■ | | | | | |
| Dokumentasi | | | | | | | | | | ■ | | | | |
| Penghantaran | | | | | | | | | | | ■ | | | |

Jadual 1.2 dan 1.3 , menunjukkan perancangan untuk latihan ilmiah dua atau WXES 3182. Ia dijalankan pada semester kedua. Untuk kajian ilmiah ini, ia adalah lebih menjurus kepada pengujian ke atas rekabentuk yang dijalankan melalui proses simulasi.

2.0 KAJIAN LITERASI

Bab ini akan membincangkan tentang pengenalan kepada kod Hamming, kod pemeriksaan kesalahan berulang (CRC) dan perbandingan antara kod-kod dan jenis kod ini dengan "convolutional codes". Kod Hamming dan CRC berfungsi bermakar operasi perambahan untuk dua yang operasi sama dengan kod XOR.

2.1 KOD DAN PEMERIKSAAN

BAB DUA

Tujuan pada bab ini adalah untuk memberi gambaran tentang kod pada sistem komunikasi kepada komuniti pelajar dan pengajar. Selain itu, ia juga akan memberi maklumat tentang kod-kod yang digunakan dalam sistem komunikasi. Kod-kod yang digunakan dalam sistem komunikasi ini termasuk kod Hamming, CRC dan convolutional codes. Kod-kod ini dibuat untuk memastikan bahawa maklumat yang dikirimkan ke arah penerima tidak berubah atau berubah sedikit sahaja. Jika maklumat yang dikirimkan berubah, penerima akan mengetahui bahawa maklumat tersebut berubah dan berjaya mengesahkan maklumat berisikan maklumat yang benar. Terdapat beberapa jenis maklumat yang telah ditafsirkan iaitu -

- * Rabiit urutnggal
- * Rabiit duotrigesimal
- * Rabiit biner

KAJIAN LITERASI

2.2 KOD HAMMING

Kod Hamming adalah kod dari pengesanan dan pembetulan maklumat berdasarkan bit pada maklumat. Kod Hamming boleh menggunakan sehingga dua bit calst dan membetulkan satu bit maklumat yang berubah. Ia merupakan kod yang paling mudah untuk diimplementasikan kerana ia hanya memerlukan operasi perambahan biner.

2.0 KAJIAN LITERASI

Bab ini akan membincangkan tentang pengenalan kepada kod Hamming , kod pemeriksaan lewahan berkitar (CRC) dan perbandingan antara kedua –dua jenis kod ini dengan “convolutional codes”. Kod Hamming dan CRC berfungsi berasaskan operasi penambahan modulo dua yang operasinya sama dengan get XOR.

2.1 TUJUAN PENGEKODAN


Tujuan pengekodan adalah untuk memberi garis piawai kepada komputer penerima bagaimana corak mesej yang sebenarnya. Kedah pengekodan yang digunakan oleh komputer penghantar telah dipersetujui oleh komputer penerima. Apabila komputer penerima menerima mesej tersebut ia akan berupaya mengesan sekiranya berlakunya ralat. Terdapat beberapa jenis ralat yang telah ditakrifkan iaitu:-

- Ralat bit tunggal
- Ralat dua bit
- Ralat berbilang

Ralat ini mungkin terjadi disebabkan oleh hingar semasa penghantaran.

2.2 KOD HAMMING

Kod Hamming adalah kaedah pengesanan dan pembetulan ralat berasaskan bit pariti. Kaedah ini boleh mengesan sehingga dua bit ralat dan membetulkan satu bit ralat serentak.



Rajah 2.0 Rajah ilustrasi titik dimensi Hamming

Rajah 2.0 menunjukkan bagaimana perwakilan bit pariti berdasarkan titik dimensi yang diilustrasikan oleh R. W Hamming , iaitu penggasas untuk pengkodan Hamming . Kedudukan koordinat 001, 010, 100, dan 000 diunjurkan kepada paksi X, Y, dan Z mewakili bit- bit pariti 1, 2, dan 4. Unjuran paksi –aksi ini juga merangkumi semua kedudukan koordinat yang lain dalam 7 bit data yang telah dienkodkan.

2.2.1 BIT PARITI HAMMING

Untuk kaedah pengkodan (7, 4) ini, kaedah pengesanan dan pembetulan ralat menggunakan bit- bit pariti 1,2, dan 4. Sebagai contoh, nilai bit maklumat yang ingin dihantar ialah 1011, maka untuk mengira nilai pengekodannya ialah seperti yang diterangkan di sebelah.

Nilai yang diantar adalah 1011, maka gambarkan bahawa nilai bit yang pertama adalah 1. Bit yang pertama akan diletakkan dibahagian terkanan iaitu pada kotak m7, manakala bit yang terakhir akan diletakkan di bahagian terkanan sekali pada kotak m3. Nilai –nilai bit yang dimasukkan tadi mewakili kedudukan 3, 5,6 dan 7 dalam 7 bit data seperti dalam jadual 2.0 di bawah.

Jadual 2.0 Jadual bit maklumat Hamming

| Kedudukan/m | P1 | P2 | m3 | P4 | m5 | m6 | m7 |
|-------------|----|----|----|----|----|----|----|
| Bit | X | X | 1 | X | 0 | 1 | 1 |

Nilai bit pariti yang dikira adalah hasil penambahan modulo dua atau operasi XOR ke atas bit- bit pada kedudukan 3,5,6 dan 7. Penambahan bit pariti ke dalam jujukan mesej m akan menghasilkan “codeword” atau C. Maka nilai bit- bit pariti akan dikira pada kedudukan X ialah:-

$$\text{Bit pariti } 1, p_1 = m_3 + m_6 + m_7$$

$$= 1 + 1 + 1 \text{ (penambahan XOR, nilai ganjil)}$$

$$= 1$$

$$\text{Bit pariti } 2, p_2 = m_3 + m_5 + m_6$$

$$= 1 + 0 + 1 \text{ (penambahan XOR, nilai genao)}$$

$$= 0$$

$$\text{Bit pariti } 4, p_4 = m_5 + m_6 + m_7$$

$$= 0 + 1 + 1 \text{ (penambahan XOR, nilai genap)}$$

$$= 0$$

Cara penyusunan “codeword” yang terhasil adalah seperti yang ditunjukkan di sebelah.

| | | | | | | |
|----|----|----|----|----|----|----|
| P1 | P2 | P4 | m3 | m5 | m6 | m7 |
|----|----|----|----|----|----|----|

Rajah 2.1 : Rajah kedudukan bit mesej terkod

Maka nilai mesej terkod , C ialah = 1001011.

Kaedah ini hanyalah kaedah yang paling asas untuk melakukan pengekodan. Dalam kehidupan sebenar, kod –kod ini akan dihantar secara blok yang banyak. Maka untuk aplikasi ini Hamming telah memperkenalkan matriks penjana.

Nilai pengekodan dengan menggunakan kaedah ini adalah mendarabkan matriks penjana tersebut dengan mesej empat bit. $C = mG$, atau “codeword” adalah hasil daripada Persamaan yang terlibat adalah:-

$$C = mG$$

$$C = 7 \text{ bit mesej yang telah dikodkan}$$

$$m = 4 \text{ bit input yang hendak dikodkan}$$

$$G = \text{matriks penjana}$$

$$\begin{matrix} 1 & 0 & 0 & 0 \\ 1 & 0 & 1 & 0 & 0 \end{matrix}$$

2.2.2 MATRIKS PENJANA

Oleh kerana kod Hamming adalah kod linear, maka apabila proses penambahan modulo dua dilakukan ke atas beberapa “codeword” akan menghasilkan “codeword”.

Nilai bit maklumat adalah semua nilai yang mungkin dari 0000 sehingga 1111. Matriks penjana adalah matriks $(n-k, n)$, di mana n adalah nilai 7 bit terkod dan k adalah 4 bit input yang hendak dikodkan. maka untuk tujuan pengekodan (7,4), nilai matriks 3×7 diperolehi ,

$$G = [P | I]$$

Nilai I (3×4) adalah nilai bit – bit mesej yang hendak dikodkan yang mewakili kedudukan 3,6, 7 dan 5 . Bit- bit ini ditulis menggunakan perwakilan binari. Nilai I pula adalah matriks identity (3×3). Langkah pembentukan matriks penjana ini tidak akan dijelaskan dengan lebih lanjut, kerana aplikasi ini tidak akan digunakan di dalam pembangunan sistem . sebaliknya sistem akan dibangunkan berdasarkan operasi modulo 2 yang akan diimplementasi menggunakan get XOR.

2.2.3 PROSES PENGEKODAN

Seperti yang telah dinyatakan di atas $C = mG$, atau “codeword” adalah hasil daripada pendaraban mesej dengan matriks penjana. Bit maklumat yang telah digunakan untuk proses pengekodan nilai 1011 akan digunakan semula. Contoh matriks penjana adalah seperti yang tertera di bawah.

$$1011 \times \begin{array}{r} 110 \\ 1000 \end{array} = 1001011$$

$$\begin{array}{r} 101 \\ 0100 \end{array}$$

$$\begin{array}{r} 011 \\ 0010 \end{array}$$

$$\begin{array}{r} 111 \\ 0001 \end{array}$$

CRC


Checksum

Selain daripada itu, proses pengekodan juga boleh menggunakan implementasi litar. Seperti yang diketahui, hasil penambahan modulo dua adalah sama dengan operasi impelementasi menggunakan XOR.

Dalam bentuk persamaan, ia merupakan $x_1 + x_2 + \dots + x_n$. Persamaan tersebut akan dilakukan dengan x^k jika sisa bagi polinomial tertinggi yang terdapat dalam persamaan tersebut.

2.3 KAEADAH PEMERIKSAAN LEWAHAN BERKITAR

Pemeriksaan lewahan berkitar atau “*cyclic redundancy bit*” adalah satu cara untuk mengesan ralat menggunakan kaedah “*checksum*”. Ia juga berasaskan bit pariti tapi mewakilkan bit tersebut dengan menggunakan polinomial. Terdapat kelebihan kod ini berbanding kod Hamming kerana ia dapat mengesan nilai ralat yang lebih banyak daripada kod Hamming. Kaedah ini juga sama seperti kaedah Hamming yang memindahkan data secara blok, tetapi blok data tersebut tidak dipanggil blok, sebaliknya dipanggil kerangka. Beberapa jujukan N akan ditambah ke rangka semasa penghantaran maklumat berlaku. N bit ini adalah nilai bit pariti yang diperolehi hasil pembahagian antara bit maklumat dengan polinomial. Terdapat beberapa jenis kod CRC iaitu yang menghasilkan pengekodan dari input 4,8,16 dan 32 bit. CRC ini biasanya digunakan untuk pemindahan data internet.



Rajah 2.2 : Proses pengekodan CRC

Rajah 2.2 menunjukkan proses yang berlaku dalam proses penghasilan “checksum”. Pada mulanya 4 bit input data akan dimasukkan. Katakan nilai input yang dimasukkan adalah 1011. Dalam bentuk persamaan, ia mewakili nilai $1 + x^2 + x^3$. Persamaan tersebut akan didarabkan dengan x^3 , iaitu nilai darjah polinomial tertinggi yang terdapat dalam persamaan tersebut.

Bit maklumat tersebut akan dibahagikan dengan persamaan polinomial yang mewakili bit-bit pariti 1, 2, dan 4 iaitu $1 + x + x^3$. Nilai baki yang terdapat semasa operasi pembahagian akan ditambah ke bit maklumat asal dan akan dihantar ke komputer penerima.

2.3.1 POLINOMIAL

Persamaan polinomial $1 + x + x^3$ mewakili nilai kedudukan bit pariti. Secara kasarnya pengkodan menggunakan kaedah polinomial ini boleh diperolehi dengan mudah. Nilai kedudukan bit adalah sama seperti darjah untuk komponen dalam polinomial tersebut seperti yang ditunjukkan oleh jadual 2.1 di bawah.

Jadual 2.1 : Kedudukan bit pariti dan persamaan polinomial

| | | | |
|------------|---|---|-------|
| Bit pariti | 1 | 2 | 4 |
| Polinomial | 1 | x | x^3 |

2.3.2 OPERASI PENGEKODAN CRC

Seperti yang telah dinyatakan pada bahagian 2.0, operasi pembahagian juga mempunyai nilai yang sama dengan operasi modulo dua. Oleh kerana itu, implementasi get XOR juga digunakan. Nilai pengekodan boleh diperoleh dengan mendarab bit maklumat dengan polinomial penjana. Polinomial penjana diwakili dengan darjah tertinggi untuk persamaan yang hendak dikodkan.

Misalnya nilai data yang dimasukkan ialah 1011, maka polinomial yang diwakili adalah $1+x^2+x^3$. Langkah untuk mendapatkan nilai pengekodan adalah seperti di sebelah.

1. Darabkan persamaan yang hendak dikodkan dengan darjah tertinggi untuk persamaan tersebut. Oleh kerana nilai darjah tertinggi ialah 3, tambahkan 3 bit 0 pada perwakilan binarinya.

$$1+x^2+x^3 \cdot x^3 = x^6 + x^5 + x^3$$


$$= u = 1011000_2$$

2. Bahagikan nilai persamaan yang didapati dengan persamaan polinomial pariti $1+x^2+x^3$ yang diwakil oleh perwakilan binari iaitu 1011

$$= 101100 / 1011$$

$$= 1000 \text{ dan baki } 100 \text{ (tiga baki terakhir).}$$

3. Gabungkan 4 bit input yang dimasukkan tadi dengan baki 100. Maka nilai terenkod yang dihasilkan ialah 1001011. Kaedah pengekodan ini juga boleh diimplementasi dengan menggunakan get XOR dan penjadual tukar..(shift register) seperti yang ditunjukkan pada rajah di bawah.



Rajah 2.3 Lakaran kasar litar pengekod CRC

Rajah 2.3 menunjukkan bagaimana proses untuk pegekodan berlaku. Litar ini adalah litar yang dibina berdasarkan persamaan pariti polinomial. Simbol get tersebut berfungsi sebagai suis untuk mengawal pengaliran bit data dan memastikan nilai bit-bit

tersebut diantar blok demi blok atau rangka demi rangka. R1, R2 an R3 berfungsi sebagai penjadual tukar (shift register).

Katakan bit maklumat yang ingin dimasukkan adalah 1011. Apabila get dihidupkan, keempat- bit tersebut akan ditambahkan dengan tiga nilai kosong memandangkan jika bit maklumat ini ditukarkan dalam bentuk binari, maka nilainya akan menjadi 1011100. Nilai awalan R1, R2 dan R3 adalah 0. kemudian apabila kesemua nilai bit tersebut telah melalui penjadual, nilai baki akan terbentuk.

Setelah selesai, bit maklumat dan bit baki tadi akan dicantumkan membentuk 7 bit maklumat. Get akan dimatikan dan data 7 bit akan dihantar ke saluran untuk dihantar ke komputer penerima. Penerangan mengenai pengaliran data melalui litar dengan lebih terperinci akan dibincangkan semasa proses rekabentuk pada fasa empat nanti.

2.4 PERBINCANGAN KOD- KOD LINEAR

Kebanyakan cara penyimpanan data yang menggunakan *SRAM* (*Static Random Memory Access*) boleh menghasilkan ralat kerana sifat radiasi yang terdapat dalam komponen tersebut. Radiasi tersebut menyebabkan perubahan pada maklumat yang hendak disampaikan. Ini adalah masalah yang biasa terjadi dalam penghantaran data melalui satelit dimana kod Hamming tidak berupaya untuk menangani ralat yang terhasil semasa proses penghantaran maklumat jenis ini.

Aplikasi kaedah Hamming ini digunakan di dalam ingatan, sistem bas, unit pemprosesan data dan di *RAM* untuk tujuan pengesanan dua bit ralat dan pembetulan satu bit ralat.

Selain daripada itu terdapat juga inisiatif untuk memperbaiki kod Hamming dalam ingatan. Sebagai contoh terdapat cadangan untuk menambahkan nilai ketumpatan

dalam cip yang digunakan untuk proses pengekodan dan penyahkodan ini. Nilai vot (*voters*) diperlukan untuk menentukan ralat mana yang dikehendaki, memerlukan ruang untuk lewahan secara statik atau dinamik. Perkakasan yang ditambah adalah seperti "memory voters" dan pengesan ralat.

Ulasan telah dibuat oleh Prof. Dr. Miroslaw Malik, dari Universiti Zu Berlin untuk meningkatkan tahap pengesan ralat kod Hamming ini sehingga ke 32 bit. Rekabentuk ini diimplementasikan dalam ingatan komputer dan dinamakan rekabentuk SEC-DED. Sistem ingatan ini akan berupaya untuk membetulkan semua ralat bit tunggal, mengesan semua ralat dua bit dan kadang kala ia berupaya untuk mengesan ralat tiga bit. Masa yang diambil juga sangat pantas iaitu pengesan ralat mengambil masa 32 ns, dan pembetulan ralat mengambil masa 64 ns. Rekabentuk SEC-DED ini menggunakan dua kitar baca dan tulis. Di mana sekiranya terjadi ralat pada kitar baca dan tulis yang pertama, misalnya terdapat ralat pada bit pariti yang pertama, maka nilai data yang akan dihantar akan mempunyai nilai pelengkap untuk bit pariti yang ralat tersebut.

Pada kitar yang kedua, operasi baca dan tulis akan dijalankan sekali lagi, dimana nilai data yang dihantar semasa kitar kedua akan dikesan sekali lagi sekiranya ia mempunyai ralat. Jika tidak nilai bit pelengkap pariti yang terdapat dalam data tadi akan diterbalikkan dan nilai bit yang salah akan dibetulkan. Ini memberikan pengesan dilakukan dengan baik dan dapat mengesan sekiranya ralat terjadi. Ia berbeza dengan kaedah Hamming terdahulu, dimana ia membaca data yang dihantar sekali sahaja. Oleh kerana kaedah rekabentuk ingatan SEC-DED mempunyai nilai pengesan ralat yang sesuai dengan teknologi terkini, maka ia banyak digunakan dalam aplikasi

pengkomputeran, contohnya sistem UNIVAX 11000/60 yang berupaya mengembalikan isyarat kepada peranti yang membuat permintaan sekiranya ralat dikesan.

Untuk CRC pula, ia biasanya digunakan untuk komunikasi satelit iaitu ia digunakan untuk protokol HDLC. Begitu juga dengan kod “convolutional” yang juga digunakan untuk komunikasi satelit. Kajian juga telah dibuat untuk mencari perbezaan antara pengekodan “convolutional codes” dengan kod blok. Kaedah Hamming dan pemeriksaan lewahan berkitar termasuk dalam kod blok.

Kod linear tidak bergantung kepada nilai sebelumnya yang telah dikodkan, tetapi “convolutional codes” bergantung kepada unit masa dan juga input sebelumnya. Kod linear tidak melibatkan penggunaan memori semasa operasinya tetapi “convolutional codes” melibatkan turutan memori.

Kaedah “convolutional codes” ini menggunakan multipleksor penambah untuk menselaraskan nilai antara hasil output yang sama dan hasil output selepasnya. Litar untuk membina kod ini juga adalah lebih kompleks daripada litar hamming dan litar pemeriksaan lewahan berkitar. Oleh kerana “convolutional codes” ini menggunakan nilai yang sebelumnya untuk mendapatkan hasil akhirnya, maka jika terdapat ralat pada output terenkod yang sebelumnya, output yang selepasnya juga akan dikesan ralat walaupun tidak mempunyai ralat.

Kaedah “convolutional codes” adalah amat kompleks berbanding kod linear. Kod ini digunakan untuk komunikasi satelit sama aplikasinya dengan kod pemeriksaan lewahan berkitar sementara kod hamming diaplikasikan dalam ingatan.

Oleh kerana kod “convolutional codes” adalah sangat kompleks, maka untuk diaplikasikan bagi penghantaran data ke satelit ia menggunakan lebar jalur dua kali lebih banyak daripada kod biasa.

Sebagai kesimpulannya, kaedah pengekodan Hamming ini adalah amat ringkas dan perlu diperbaiki untuk menghasilkan kaedah pengesanan ralat. Kaedah lewahan bit berkitar pula adalah amat berkuasa sehingga digunakan untuk penghantaran data untuk aplikasi Ethernet dan Internet dan praktikal berbanding “convolutional codes” kerana mudah dilaksanakan dengan kos yang rendah.

BAB TIGA

METODOLOGI

3.0 METODOLOGI

Dalam buku ini penulis yang akan dibincangkan telah kuperlakukan perkembangan dan proses yang digunakan dalam kajian ilmiah ini.

3.1 VHDL

VHDL atau "Very High Integratd Circuit-Hardware Description Language" adalah bahasa pemrograman untuk mendeklarasikan peralatan dalam bentuk sistem digital. Dalam hal ini, teknologi ini berada di PACK 4.20 yang digunakan VHDL oleh dunia akademik dan profesional Electrical and Electronics Engineers pada tahun Desember 1987. Sebenarnya IEEE 1076.1

BAB TIGA

Rakabentrik Kellumikan

Rakabentrik RTL

METODOLOGI

Rakabentrik Hier


Rajah 3.1. Rajah pengilinan proses dalam VHDL

3.0 METODOLOGI

Dalam bab ini perkara yang akan dibincangkan ialah keperluan perkakasan dan perisian yang digunakan dalam kajian ilmiah ini.

3.1 VHDL

VHDL atau "Very High Integrated Circuit Hardware Description Language" adalah bahasa pengaturcaraan untuk permodelan peranti perkakasan dalam bentuk sistem digital. Ia dijalankan di dalam perisian WEB PACK 4.20 yang digunakan. VHDL telah disahkan oleh American Institute of Electrical and Electronics Engineers pada bulan Disember 1987 dengan piawai IEEE 1076.1.



Rajah 3.0 Rajah pengaliran proses dalam VHDL

Carta alir di atas menunjukkan carta alir aktiviti untuk rekabentuk digital. Peringkat pertama adalah peringkat keperluan. Pada peringkat ini, semua spesifikasi keperluan akan disenaraikan. Keperluan untuk prestasi akan dapat ditentukan melalui gambaran imej yang akan diproses dan operasi yang akan dijalankan ke atas komponen tersebut. Peringkat rekabentuk yang dijalankan dalam projek ini adalah secara "bottom up". Modul-modul akan dibangunkan dan akan diuji terlebih dahulu sebelum digabungkan kesemuanya untuk membentuk sistem.

Peringkat kedua akan adalah peringkat rekabentuk kefungsian. Keperluan kefungsian ini akan dijalankan pada aras kelakuan (behavioral level). Pada aras ini tiada lagi kitar jam atau isyarat yang akan dipindahkan .Pengkodan dan simulasi juga dijalankan pada peringkat ini. Simulasi adalah untuk mengesahkan kefungsian untuk setiap komponen yang terdapat dalam rekabentuk. Sekiranya terdapat ralat, pembetulan akan dilakukan pada peringkat pengekodan.

Pada peringkat ketiga, rekabentuk dibahagikan kepada elemen-elemen penstoran dan kombinasi logik. Peringkat ini dinamakan "*Register Transfer Level*". Perincian terhadap rekabentuk akan dilakukan pada aras jadual (registers) ,ingatan, arithmetik dan status mesin. Perincian RTL ini akan menghasilkan rekabentuk logik yang akan mengimplementasikan setiap komponen dalam rekabentuk tersebut,. Tujuan peringkat ini adalah untuk memastikan konfigurasi memenuhi spesifikasi pada aras get iaitu apabila semua komponen dalam rekabentuk ini disepadukan.

Hasil daripada perincian RTL, rekabentuk logik akan dapat dihasilkan. Kesalahan dari peringkat simulasi akan menyebabkan ralat pada aras pembentukan logik.

Peringkat yang kelima adalah peringkat rekabentuk litar dimana simulasi pemasaan dan analisis litar akan dilakukan.

Terdapat beberapa komponen yang terdapat dalam VHDL iaitu:-

- Bahasa sebenar VHDL
- Deklarasi untuk jenis data (pakej “STANDARD”)
- Fungsi utiliti (pakej “TEXTIO” – teks input output)
- Rekabentuk pengguna (pakej “WORK”)
- Perpustakaan STD atau STD Library termasuk pakej “STANDARD” dan pakej “TEXTIO” iaitu:-
 - Pakej vendor
 - Perpustakaan vendor
 - Pakej pengguna
 - Perpustakaan pengguna

Dalam pembangunan projek ini, bahasa pengaturcaraan VHDL ini akan digunakan bersama teknologi FPGA. FPGA adalah “*Field Programmable Arrays*”. Teknologi ini bermakna persamaan Boolean akan digunakan semasa pengaturcaraan. Persamaan Boolean ini akan dibahagikan kepada sub-sub unit untuk dikonfigurasikan kepada blok logik untuk FPGA atau “*Configurable logic blocks*”, (CLB).

Selain daripada teknologi FPGA, terdapat juga kaedah yang dikenali sebagai ASICS atau “*Application Specifics Integrated Circuits*”. Kaedah ini dijalankan dengan menggunakan kaedah pemindahan automatik daripada kod – kod VHDL kepada aras get.

Terdapat beberapa kelebihan VHDL iaitu:-

- Dengan melaksanakan pengaturcaraan jenis ini, ia seperti melaksanakan kod yang sebenar.
- Boleh memodelkan kelakuan sistem (*system behavioral*) daripada secara terus daripada teknologi yang dipilih. Contohnya boleh memodelkan pengekod-penyahkod.
- Oleh kerana VHDL telah mempunyai piawainya, maka sebarang pembangunan produk yang menggunakan piawai tersebut akan bertahan lama tanpa mengalami sebarang ancaman jika tidak serasi (*incompatible*) dengan perisian yang lain.
- Ia juga mendapat sokongan daripada kerajaan Amerika. Maka penggunaannya meluas untuk komponen elektronik.
- Pengaturcaraannya juga disokong oleh kebanyakan industri untuk kerana nilai komersialnya.
- Pengaturcaraannya mudah disimulasikan dengan pada pelbagai jenis komponen, peralatan dan pada pelbagai aras semasa proses pembangunan
- Mempunyai kebolehan memodelkan semua aras rekabentuk. Daripada kotak elektronik hingga ke transistor. Memuatkan kelakuan komponen yang diadaptasikan daripada rumus matematik.
- Oleh kerana pengaturcaraan dilakukan dengan menggunakan pendekatan ke atas perkakasan, maka penggunaan unit kawalan berpusat (CPU) tidak akan diganggu.

3.2 WEB PACK 4.2

merupakan rekabentuk dari dua nombor iaitu:-

Perisian yang digunakan untuk menjana kod-kod VHDL adalah perisian Xilinx

WEB PACK 4.2. Terdapat beberapa modul yang terdapat di dalam perisian bergantung kepada jenis kerja yang hendak dibuat iaitu:-

1. Design entry

“design entry and synthesis tools” adalah bahagian utama dalam perisian ini. Ia

digunakan untuk hampir keseluruhan proses. Memilih salah satu modul keluarga iaitu Spartan, Virtex atau CPLD untuk menggunakan perisian dengan mudah. Antara kandungan yang terdapat dalam modul “Design Entry ” ternasuk:-

- Skematic ECS untuk rekabentuk aras tertinggi (top level design)berasaskan HDL
- Sintesis XST untuk menyokong VHDL dan rekabentuk verilog
- *Project Navigator*, antaramuka yang terdapat di dalam WEB PACK 4.2
- Simulasi VHDL dan Verilog.

2. CPLD Fitter

Ia menyesuaikan pemuatan peranti dan perisian pengujian untuk merekabentuk mana-mana rekabentuk Xilinx yang berdasarkan keluarga CPLD seperti Xilinx

XC9500, XC9500XL, XC9500XV dan sebagainya. Modul ini boleh digunakan

untuk melaksanakan rekabentuk dari dua sumber iaitu:-

4. Perlaksanaan Fitter

- Rekabentuk menggunakan bahasa VHDL, Verilog atau ABEL yang disokong menyediakan implementasi dan peralatan pengujian yang diperlukan untuk menciptakan modul "Design Entry".
- Netlist EDIF atau XNF yang disediakan menyediakan peralatan sokongan diperolehi dari dua sumber iaitu:
 - Rekabentuk menggunakan bahasa VHDL, Verilog atau ABEL yang disokong pihak ketiga "Alliance Eda Tool".

Komponen yang terdapat dalam CPLD Fitter ialah:-

- Penganalisa masa yang disediakan menyediakan peralatan sokongan
- Perisian pemuat CPLD (cpldfit command) yang menyokong semua keluarga CPLD
- Model penjana simulasi masa untuk CPLD untuk menghasilkan model VHDL atau Verilog
- Penyunting kekangan

3. Perlaksanaan Spartan

Menyediakan semua perlaksanaan peranti dan pengujian perisian yang diperlukan untuk memetakan rekabentuk ke dalam keluarga "SpartanII" atau Spartan-IIIE.

Perlaksanaan Spartan termasuk:-

- Model simuasi pemasaan untuk FPGA untuk menghasilkan model VHDL atau Verilog.
- Model BSDL untuk peranti CPLD
- Penyunting kekangan.

- Penganalisa pemasaan.

4. Perlaksanaan Virtex

Menyediakan implementasi dan perisian pengujian yang diperlukan untuk memetakan rekabentuk kepada peranti Virtex – E atau virtex- II. Perlaksaan Virtex ini boleh diperolehi dari dua sumber iaitu:-

Modul yang terdapat dalam FPGA Programmer adalah:-

- Rekabentuk menggunakan bahasa VHDL, Verilog atau ABEL yang disokong modul “*Design Entry*” .
- Netlist EDIF atau XNF yang disediakan menyediakan peralatan sokongan pihak ketiga “Alliance Eda Tool”.

7. AutoCAD

Implementasi Virtex termasuk:-

Pembentuk Autocad “AutoCAD” akan mencantum rekabentuk VHDL, Verilog dan ABEL. FSA

- Model simulasi pemasaan untuk FPGA untuk menghasilkan model VHDL atau

8. JED Verilog

Penyunting kekangan

Penyunting kekangan

• Penganalisa pemasaan menyunting stimulus bentuk gelombang digital dan akan

dicampur ke dalam “test bench” untuk VHDL dan Verilog untuk dimasukkan dalam

5. CPLD Programmer

Keluarga CPLD yang digunakan

Digunakan untuk keluarga CPLD seerti Xillinx XC9500, X9500XL dan sebagainya.

Modul yang terdapat dalam CPLD Programmer termasuk:-

Perisian pengaturcara Xillinx impact

Fail BSDL untuk peranti CPLD

Numerik

6. *Pengaturcara FPGA* merupakan skematiknya menyediakan simbol termasuk rekabentuk skematik PCS yang direka dan menyediakan model "Design Entry".
digunakan untuk semua program yang menggunakan peranti FPGA dan Serial Proms.

11. FPGA Schematic Capture Libraries

- Modul yang terdapat dalam FPGA Programmer adalah:-

Dalam peranti ini terdapat modul yang menyediakan simbol termasuk rekabentuk perisian pengaturcaraan Xilinx Impact.

- Penformat fail PROM

- Fail BSDL untuk semua peranti Xilinx dan Serial PROM

Ia adalah peralatan untuk mengedit sains yang mengandungi data rekabentuk dan peranti.

7. StateCAD

Mudah alih perantaraan dalam bentuk grafik dan format laporan ASCII. Ia juga

Peralatan Xilinx StateCAD akan menjana rekabentuk VHDL, Verilog dan ABEL FSM.

8. HDL Bencher

Peralatan Xilinx HDL Bencher menjana "test benches" untuk VHDL dan Verilog. Ia membantu merekabentuk dan menyunting stimulasi bentuk gelombang fizikal dan akan dieksport ke dalam "test bench" untuk VHDL dan Verilog untuk dimasukkan dalam simulasi Project Navigator.

9. ChipViewer

Ia adalah antaramuka grafik untuk melihat kesesuaian pin dan logic dan untuk masuk ke lokasi pin I/O dan untuk melihat semua perkara yang terdapat dalam CPLD untuk Xilinx.

10. CPLD Schematic Capture Libraries

Dalam perpustakaan komponen skematiknya menyediakan simbol termasuk rekabentuk skematik ECS yang disediakan menyediakam modul “Design Entry” .

11. FPGA Schematic Capture Libraries

Dalam perpustakaan komponen skematiknya menyediakan simbol termasuk rekabentuk skematik ECS yang disediakan menyediakam modul “Design Entry” .

12. XPower

Ia adalah peralatan untuk menganalisis yang menggunakan data rekabentuk dan peranti .Maklumat dipersembahkan dalam bentuk grafik dan format laporan ASCII . Ia juga menyokong Cool Runner XPLA3 dari keluarga CPLD dan Virtex II FPGA.

13. Peranti sokongan

WebPACK menyokong perlaksanaan untuk keluarga Xilinx yang berikut:-

- XC9500XL (3.3V CPLDs)
- XC9500XV (2.5V CPLDs)
- XCR3000XL (CoolRunner XPLA3 3.3V zero-standby CPLDs)
- XC2C00 (CoolRunner-II 1.8V zero-standby CPLDs)
- XC2S00 (Spartan-II FPGAs)
- XC2S00E (Spartan-IIIE FPGAs)
- XCV00E (Virtex-E FPGAs up to XCV300E)
- XC2V00 (Virtex-II FPGAs up to XC2V250)

- XC9500 (5V CPLDs)

3.3 KEPERLUAN SISTEM

Sistem perisian :

- Windows NT 4.0 (Service Pack 5 atau ke atas)
- Windows 98 (original and SE)
- Windows 2000
- Windows Millennium

4.3 ALIRAN REKABENTUK

Dalam bab ini, perkuat yang akan diusungkan adalah struktur modul yang terdapat di dalam relasiistik (tarif penerbangan), menggunakan diagram arah tertinggi (top level diagram) untuk klasifikasi sistem, diagram blok, penemuan sistem proses menggunakan komponen-komponen yang disebutkan. Aliran rekabetuk yang dicantumkan nilai "salur up", isi pada sistem modul pengkode akan digabungkan bersama modul pertama.

BAB

4.1 DIAGRAM ARAH TERTINGGI (TOP LEVEL DIAGRAM)

EMPAT

REKABENTUK


Relasiistik Modul Pengkode Kepada Tarif Tinggi

Rumah Modul Pengkode dikenakan tarif tinggi untuk klasifikasi rekabetuk sistem. Modul pengkode berjumlah sebanyak lima buah dan 7 kegiatan output blokal ini adalah: penyimpanan, kota Bandung, dan GBL. Dengan nilai verifikasi berpedoman pada makalah yang diberikan bahwa pengkode data yang berada

4.0 ALIRAN REKABENTUK

Dalam bab ini, perkara yang akan dibincangkan adalah sub-sub modul yang terdapat di dalam rekabentuk litar yang dicadangkan, merangkumi diagram aras tertinggi (top level diagram) untuk keseluruhan sistem, diagram blok, penerangan aliran proses merangkumi komponen –komponen yang dicadangkan. Aliran rekabentuk yang dicadangkan ialah “bottom up”. Ini adalah kerana modul pengekod akan digabungkan bersama modul penyahkod.

4.1 DIAGRAM ARAS TERTINGGI (TOP LEVEL DIAGRAM)




Rajah 4.0 Rajah Diagram Aras Tertinggi

Rajah di atas menunjukkan diagram aras tertinggi untuk keseluruhan rekabentuk sistem. Modul pengekodan mempunyai 4 masukan input dan 7 keluaran output. Modul ini terdiri daripada pengekod Hamming dan CRC. Pengawal terdiri daripada operator untuk membolehkan pengguna memilih kaedah pengekodan data yang hendak

digunakan Begitu juga dengan modul penyahkodan yang dibangunkan secara berasingan dalam projek ini.

4.2 DIAGRAM ARAS TERTINGGGI MODUL PENGEKOD




Rajah 4.1 : Blok diagram pengekodan data

Rajah di atas menunjukkan blok diagram untuk pengekodan data. Ia akan dikawal oleh pengawal. Empat bit maklumat akan dimasukkan ke dalam penimbang. Semua bit maklumat akan dimasukkan ke dalam satu jadual (register) 4 bit. Bit-bit maklumat akan dikodkan menggunakan satu daripada kedua-dua kaedah samada untuk menggunakan litar Hamming atau litar CRC.

Pengguna akan masukkan nilai mod pilihan samada 01 atau 10. Jika nilai 01 dimasukkan, maka kaedah pengkodan Hamming akan dipilih, dan jika pengguna memasukkan nilai 10, maka litar CRC akan digunakan. Kemudian tujuh bit data mesej akan dikeluarkan dan hasilnya akan dihantar ke penyahkod pada bahagian penerima.

4.3 PENGEKODAN HAMMING




Rajah 4.2 : Rajah litar Hamming

Rajah 4.2 yang ditunjukkan adalah lakaran kasar untuk pembinaan litar Hamming. Nilai input data yang dimasukkan adalah 1011. Nilai v_0 mewakili nilai bit pariti pertama. Input dari u_0 , u_3 dan u_2 akan di“XOR” kan untuk mendapatkan nilai bit pariti yang pertama. Kemudian input dari u_0 , u_1 dan u_3 akan menghasilkan nilai v_1 . Manakala input dari u_1 , u_2 dan u_3 akan menghasilkan nilai bit v_2 . Kesemua nilai v_1 , v_2 dan v_3 akan dimasukkan ke dalam penjadual masing-masing dan dihantar ke saluran untuk digabungkan dengan bit maklumat yang sedia ada. Proses penggabungan ini akan membentuk data yang telah terenkod.

Selain itu, untuk setiap satu “clock”, ia akan mempunyai empat dedikasi “clock”. Di antara empat dedikasi “clock”, dedikasi pertama dan ketiga akan berfungsi sebagai “clock” untuk setiap satu “clock” pada u_0 , u_1 , u_2 dan u_3 . Selain itu, dedikasi kedua dan ketujuh akan berfungsi sebagai “clock” untuk setiap satu “clock” pada v_0 , v_1 dan v_2 . Selepas tamat $k = 16$, maka status “clock” akan kembali kepada 0 dan masih lagi berterusan input.

4.3.1 OPERASIAN KOD HAMMING



Rajah 4.3 : Litar Pengekod Hamming


Rajah 4.2 yang ditunjukkan sebelum ini adalah setara dengan rajah 4.3 di atas.

Bit yang pertama akan memasuki litar dan diletakkan ke dalam penjadual yang terkiri sekali. Kemudian apabila bit kedua masuk ke dalam litar, bit yang pertama akan dialihkan ke storan yang kedua iaitu ke kanan. Kemasukan bit ke dalam litar adalah secara sesiri. Begitu juga seterusnya sehingga bit yang terakhir. Ini adalah kerana litar ini dikawal oleh "clock" yang berfungsi untuk mengawal pemasaan dan nilai input masuk mengikut detiknya. "Shift register" ini mempunyai empat detik "clock" dianggap sebagai t₁, t₂, t₃ dan t₄. Selagi nilai "clock" adalah 1, maka kemasukan input secara selari adalah dibenarkan. Setelah sampai ke t₄, maka status "clock" akan kembali kepada 0 dan tiada lagi kemasukan input .

Apabila kesemua bit data telah dimasukkan, maka operasi XOR akan dijalankan Keempat- bit maklumat yang terdapat dalam penjadual tersebut akan dihantar terus ke saluran Rajah 4.2 di atas menunjukkan submodul Hamming. Ia terdiri daripada “shift register” dan komponen get XOR. Oleh kerana bahagian atas litar Hamming terdiri daripada penjadual maka empat bit diperlukan.

Rajah juga menunjukkan gambarajah untuk penjadual anjakan atau “shift register” empat bit. Penjadual ini sebagai simpanan sementara apabila bit-bit maklumat tersebut melalui proses anjakan. Anjakan boleh dilakukan samada ke kiri atau ke kanan. Setiap penjadual menyimpan satu nilai bit input mesej yang hendak dienkodkan. Penjadual yang akan digunakan akan menerima input secara sesiri dan mengeluarkan outputnya secara sesiri juga.

4.4 PENGEKODAN CRC



Rajah 4.4 : Litar Pengekod CRC

Gambarajah 4.4 di sebelah menunjukkan pengekodan CRC menggunakan 4 bit data menggunakan kaedah pemeriksaan lewahan berkitar. Tiga penjadual dengan nilai 0 perlu diletakkan ke dalam litar. Bit pertama yang akan dimasukkan ialah 1. Ia akan dimasukkan dari kawasan bertanda "data". Nilai g yang berada pada bahagian tengah litar mewakili nilai polinomial penjana. Apabila bit pertama memasuki penjadual yang pertama sekali, maka ia akan digabungkan dengan bit 1 yang sedia ada untuk nilai g yang pertama. Kemudian 1 "AND" 1 akan menghasilkan 1. Nilai 0 yang sedia ada dalam penjadual yang pertama akan dikeluarkan dari penjadual tersebut. Nilai 0 yang keluar akan di "XOR"kan dengan nilai 1 yang sedia ada pada g_2 . 1 XOR 0 akan menghasilkan nilai 1. Nilai 1 ini akan dimasukkan ke dalam jadual yang kedua dan nilai 0 yang sedia ada dalam jadual kedua akan dipindahkan pada penjadual yang ketiga. Nilai 0 yang lama pada penjadual yang ketiga akan dihantar ke saluran untuk tujuan pembentukan baki polinomial. Penjadual yang ketiga terletak dibahagian terkanan litar. Maka untuk anjakan yang pertama nilai dalam ketiga-tiga penjadual ialah 110 dan nilai yang berada dalam saluran ialah 0.

Apabila anjakan kedua berlaku, nilai input yang kedua dimasukkan. Nilai kandungan dalam penjadual ketiga akan di "XOR"kan dengan nilai input. 1 XOR 0 akan menghasilkan 1. Nilai bit yang pertama akan dialihkan ke penjadual kedua iaitu ke kanan. Nilai penjadual untuk anjakan yang pertama ialah 110. Apabila nilai input kedua iaitu bit 1 dimasukkan, maka nilai tersebut akan menggantikan nilai 1 yang sedia ada dalam penjadual terkiri. Nilai 1 yang lama ini akan dikeluarkan dari penjadual dan di "XOR"kan dengan nilai 1 yang sedia ada pada g_2 . Nilai 0 akan dihasilkan dan diletakkan dalam penjadual kedua menggantikan nilai 1 yang sedia ada. Nilai 1 dalam penjadual kedua tersebut akan dialihkan dan diletakkan dalam penjadual yang ketiga.

Nilai 0 pada penjadual ketiga akan dihantar ke saluran untuk tujuan pembentukan baki polinomial. Maka untuk “anjakan” yang kedua akan menghasilkan nilai 101 dalam ketiga-tiga penjadual tersebut dan nilai yang berada dalam saluran ialah 00.


Pada anjakan yang ketiga, nilai 0 akan dimasukkan. Nilai terdahulu dalam ketiga-tiga penjadual tersebut adalah 101. Nilai 1 dalam penjadual yang terkanan sekali akan di “XOR”kan dengan nilai 0 tersebut. Nilai 1 akan dihasilkan. Nilai 1 akan dimasukkan ke dalam penjadual yang terkiri sekali menggantikan nilai 1 yang sedia ada. Nilai 1 yang sedia ada akan dikeluarkan dari penjadual yang pertama dan di “XOR”kan dengan dengan nilai g₂ yang sedia ada. 1 XOR 0 akan menghasilkan nilai 0. Nilai 0 dari penjadual kedua akan dikeluarkan dan diletakkan ke dalam penjadual yang terkanan sekali yang berada di dalam litar. Nilai 1 pada penjadual yang ketiga akan dihantar ke saluran untuk tujuan pembentukan baki polinomial. Maka nilai yang berada dalam saluran sekarang ialah 100.

Proses yang sama akan berlaku dalam anjakan yang keempat menyebabkan nilai yang terakhir pada penjadual ialah 100. Maka nilai 100 yang terbentuk akan digabungkan dengan nilai bit data iaitu 1011 akan digabungkan membentuk “codeword” 1001011.

Penerangan yang berperisa tentang blok Hamming dan pemerkasaan lewatkan berkira-kira dua setengah setiap kali. Penambahbaikan untuk blok ini ialah komponen pengawal yang terdapat dalam blok entik membolehkan pengguna mendekati input supaya pengguna boleh memilih sendiri menggunakan mana-mana kaedah pengkodean. Relaksasi pada pengikut ini tidak akan dibangunkan kerana peringkat ini adalah pengikut antara yang akan memudahkan kod penciptaan yang dibentuk ke atas cip EVA dan disajikan.

4.5 LITAR GABUNGAN

Oleh kerana perincian pengekodan litar Hamming dan litar CRC, maka akan ditunjukkan dimana kedua-dua litar tersebut akan dicantumkan pada pengawal.



Rajah 4.5 : Litar gabungan pengekod

Penerangan yang terperinci tentang litar Hamming dan pemeriksaan lewahan berkitar telah dinyatakan sebelum ini. Penambahan untuk litar ini ialah komponen pengawal yang terdapat dalam litar untuk membenarkan pengguna masukkan input supaya pengguna boleh memilih untuk menggunakan mana-mana kaedah pengekodan. Rekabentuk pada peringkat ini tidak akan dibangunkan kerana peringkat ini adalah peringkat sintesis yang akan memetakan kod pengaturcaraan yang dibina ke atas cip FPGA dan diuji.

5.0 PERLAKSANAAN

Begitulah isi tentang kegiatan fase utama ini.

Fase 1: penulisan model Manning dan model CRC ke dalam bentuk pengaturan yang berasingan.

Fase 2: Perkembangan antara model pengalir dan penyajian Manning. Menghubungkan manu-manu output menggunakan model multiplexer. Kemudian ini akan di terjemahkan ke dalam bahasa pengaturan VHDL.

BAB 5.1 PERLAKSANAAN LIMA

1. PEMERIKSAAN PORT (PORT MAP)

Ked pekerjaan ini bermula di dalam kod pengaturan "Top Level" bagi perkembangan model Manning dan CRC. Ia adalah untuk berujar supaya data input yang dimasukkan akan melalui seorang fungsi pengaturan pada komponen yang ingin dijalankan menghasilkan output yang sepadan.

PERLAKSANAAN

2. CRC (UNTUK KALAI MASAI)

Terdapat perbezaan antara perkembangan model Manning dengan model CRC, ini kerana untuk Manning, data dimasukkan adalah secara asyinkron (concurrent), sebaliknya data untuk CRC di-masukkan secara berjalinan (sequential). Maklum penbolchubuk "ok", tidak diperlukan dalam pengaturan Manning, kerana semua data diinputkan pada masa yang sama dalam 4 pasang A bu. Sedangkan di sini akan digunakan untuk

5.0 PERLAKSANAAN

Bahagian ini terbahagi kepada 2 fasa utama iaitu:-

Fasa 1: penukaran modul Hamming dan modul CRC ke dalam bentuk pengaturcaraan yang berasingan.

Fasa 2: Percantuman antara modul pengekod dan penyahkod Hamming. Mengeluarkan mana-mana output menggunakan modul multipleksor . Kemudian ia akan di terjemahkan ke dalam bahasa pengaturcaraan VHDL.

5.1 PERLAKSANAAN FASA 1

Secara umumnya kod pengaturcaraan menggunakan perpustakaan ieee 1164.all kerana perpustakaannya menyokong kod pengaturcaraan yang digunakan. Contohnya nilai resolusi iaitu “Z” dan sebagainya.

i : PEMETAAN PORT (PORT MAP)

Kod pemetaan ini boleh dijumpai di dalam kod pengaturcaraan “Top Level” bagi rekabentuk modul Hamming dan CRC. Ia adalah untuk bertujuan supaya data input yang dimasukkan akan melalui semua langkah pengaturcaraan pada komponen yang ingin diuji dan menghasilkan output yang sepatutnya.

ii : CLK (UNTUK KITAR MASA)

Terdapat perbezaan antara perlaksanaan modul Hamming dengan modul CRC, ini kerana untuk Hamming, data dimasukkan adalah secara segerak (concurrent), sementara data untuk CRC dimasukkan secara berjukan (sequential). Maka pembolehubah “clk”, tidak diperlukan dalam pengekodan Hamming, kerana semua data diumpukan pada masa yang sama dalam 4 penjadual 4 bit. Sebaliknya clk ini akan digunakan untuk

pengekodan CRC kerana 4 bit data input akan diambil satu persatu untuk langkah yang seterusnya.

5.1.1 TEKNIK PENGEKODAN HAMMING

entity hamenc is

use work.all;

port(datain : in std_ulogic_vector(3 downto 0); --d0 d1 d2 d3

hamout : out std_ulogic_vector(6 downto 0));

end hamenc;

architecture ver2 of hamenc is

signal p0,p1, p2 : std_ulogic; --bit pariti

begin

--menjana bit pariti

p0 <= (datain(0) xor datain(1)) xor datain(3); --1 3+5+7

p1 <= (datain(3) xor datain(2)) xor datain(1); ----2 3+6+7

p2 <= (datain(2) xor datain(1)) xor datain(0); --4 5+6+7

--sambungkan dua output

hamout(6 downto 4) <= (p2,p1,p0);

hamout(3 downto 0) <= datain(3 downto 0);

Dalam teknik pengekodan ini, apa yang penting adalah penjanaan bit-bit pariti. p0 mewakili bit pariti 1, p1 mewakili bit pariti 2 dan seterusnya p2 mewakili bit pariti 4.

Penghasilan 3 bit pariti ini adalah secara segerak dan melalui perlaksanaan get-get XOR, maka kesemua bit-bit pariti ini akan digabungkan dengan 4 data input yang masuk, dan menghasilkan 7 bit output yang telah dienkodkan.

5.1.2 TEKNIK PENGEKODAN PEMERIKSAAN LEWAHAN BERKITAR (CRC)

entity crc_encod is

```
port ( Clk,Rst,load : in std_ologic;
       Din : in std_ologic_vector(3 downto 0);
       CRC_Sum : out std_ologic_vector(6 downto 0)
     );  
end crc_encod;
```

architecture behavior of crc_encod is

begin
 signal X : std_ologic_vector(6 downto 0);
 signal s_d : std_ologic_vector(3 downto 0);
 begin
 process(Clk,Rst)
 begin
 if Rst = '1' then
 X <= (others=>'0'); -- initialize values
 CRC_Sum <="0000000";
 end if;
 if load = '1' then
 s_d <= Din;
 else
 s_d <= X(3) & X(2) & X(1) & X(0);
 end if;
 process(s_d)
 begin
 if s_d = "111" then
 X <= X & s_d;
 else
 X <= X & s_d & not(X(6));
 end if;
 end process;
 end if;
 end if;
 end process;
 end if;
end behavior;

5.2.2 CRC DAN HAMMING

CRC merupakan submodul pengkode dan penyekod. Hamming code 3 pada keranji disusun pada keranji submodul pengkode dan penyekod. Pengkodean dilakukan dengan cara memisahkan data inputnya sebanyak 4 bit.

```

elsif rising_edge(Clk) then
    if (load='1') then
        s_d<= '0' & s_d(3 downto 1);
        X(6 downto 3)<= (others=>'0');
        X(2) <= s_d(0) xor X(0);
        X(1) <= s_d(0) xor X(2) xor X(0);
        X(0) <= X(1);
    end if;
end process;
CRC_Sum<= Din & X(2 downto 0);

```

X0, X1, dan X2 adalah penimbang untuk menyimpan nilai bit-bit yang masuk secara selari. Din mewakili data input yang masuk. Nilai-nilai Din yang selari akan diambil satu persatu secara sesiri diumpukkan ke dalam setiap penimbang akan dianjakkan ke kanan, iaitu ke penimbang yang seterusnya, apabila terdapat nilai baru yang masuk ke dalam penimbang tersebut. Bit-bit tersebut akan melalui perlaksanaan get-get XOR dan dianjak sehingga tiba ke penimbang terakhir X2. Kemudian daripada penimbang X2, bit pariti akan dikeluarkan satu persatu sehingga 3 bit selesai dikeluarkan. Keluaran terakhir daripada penimbang X(0) dan akan digabungkan dengan nilai inputnya sebanyak 4 bit.

5.2 FASA 2: PENGGABUNGAN MODUL CRC DAN HAMMING

Modul 1 terdiri daripada penggabungan submodul pengekod dan penyahkod Hamming. Modul 2 pula terdiri daripada penggabungan submodul pengekod dan

penyahkod CRC. Penggabungan sub- sub modul ini akan membenarkan pengguna untuk memilih untuk memasukkan 4 bit data untuk dienkodkan atau memasukkan 7 bit data untuk tujuan penyahkodannya. Satu modul tambahan yang dinamakan sebagai multipleksor akan digunakan untuk menerima output daripada pengekod atau penyahkod Hamming . Struktur multipleksor mengandungi komponen operator atau pengawal yang akan bertindak sebagai pemilih.

5.2.1 MODUL MULTIPLEKSOR HAMMING

entity mux is

```
port (
    operator : in std_ulogic_vector(1 downto 0);
    host_hamout : in std_ulogic_vector(6 downto 0);
    host_DOUT : in std_ulogic_vector(3 downto 0);
    result : out std_ulogic_vector(6 downto 0)
);
```

end mux;

architecture mux_arch of mux is

```
signal result1 : std_ulogic_vector(6 downto 0);
signal result2 : std_ulogic_vector(3 downto 0);
signal res : std_ulogic_vector(6 downto 0);
```

```
constant c_enc : std_ulogic_vector(1 downto 0) := "01";
constant c_dec : std_ulogic_vector(1 downto 0) := "10";
```

```

begin
    CRCend when c_dec,
    result1 <= host_hamout; --when c_dec, others,
    result2 <= host_DOUT; --when c_enc,
    res <= result1 when c_enc,
    res <= result2 & "ZZZ" when c_dec,
    res <= "0000000" when others;
    result<=res;
end mux_arch;

```

5.2.3 MODUL 1: PENGGABUNGAN PENGEKOD DAN PENYAHKOD

Modul multipleksor Hamming akan menerima output daripada proses pengekodan atau proses penyahkodan. Sekiranya proses pengekodan dipilih nilai operator 01 akan dimasukkan ke dalam “testbench”. Outputnya akan dimasukkan ke dalam nilai result.

5.2.2 MODUL MULTIPLEKSOR CRC

```

constant c_enc : std_ulogic_vector(1 downto 0) := "01";
constant c_dec : std_ulogic_vector(1 downto 0) := "10";
begin
    CRCend <= CRC_en;
    CRCencod <= CRC_en;
    CRCdecod <= CRC_de & "000000";
    last <= CRCencod when c_enc,
    last <= CRCdecod when c_dec;

```

```
result CRCdecod when c_dec, (5 downto 0) --utk decoder  
"0000000" when others;  
  
and by result <= last;
```

entity toplevel is

Cara yang sama juga digunakan untuk CRC. Sekiranya output daripada submodul daripada pengekod dipilih, operator 01 akan dipilih dan nilai CRCencod sebanyak 7 bit akan dipilih. Begitu juga sebaliknya dengan penyahkodnya. 7 bit output ternyahkod akan dikeluarkan , ini adalah kerana CRC hanya boleh mengesan ralat tetapi tidak berupaya untuk membetulkannya.

end component;

5.2.3 MODUL 1: PENGGABUNGAN PENGEKOD DAN PENYAHKOD HAMMING .

Untuk penggabungan modul ini, komponen- komponennya adalah terdiri daripada kod pengaturcaraan untuk Hamming, penyahkod Hamming, multipleksor, “top level untuk modul Hamming” dan “test bench ” untuk untuk “top level ” tersebut. Kod pengaturcaraannya adalah seperti yang ditunjukkan dibawah.

```
entity toplevel is -- black box untuk host  
port ( operator : in std_ulogic_vector(1 downto 0);  
       datain  : in std_ulogic_vector(3 downto 0); --d0 d1 d2 d3 input utk encoder  
       DI     : in std_ulogic_vector(6 downto 0); --utk decoder  
       SY     : out std_ulogic_vector(2 downto 0);  
       DO     : out std_ulogic_vector(6 downto 0); --7 bit untuk tentukan ralat  
       DOU    : out std_ulogic_vector(6 downto 0);
```

```

result : out std_ulogic_vector(6 downto 0) -- utk decoder
);

end toplevel;

architecture toplevel_arch of toplevel is
    signal s : std_ulogic_vector(3 downto 0);
begin
    signal s : std_ulogic_vector(3 downto 0);
    component hamenc -- encoder untuk hamming
        port (
            datain : in std_ulogic_vector(3 downto 0); --d0 d1 d2 d3 input utk encoder
            hamout : out std_ulogic_vector(6 downto 0) );
    end component;
    component HAMDEC --decoder untuk hamming
        port (
            DI : in std_ulogic_vector(6 downto 0);
            SY : out std_ulogic_vector(2 downto 0); --4 bit output
            DO : out std_ulogic_vector(6 downto 0); --7 bit untuk tentukan ralat
            DOU : out std_ulogic_vector(6 downto 0); -- 7 bit betul
            DOUT : out std_ulogic_vector(3 downto 0) );
    end component;
    component mux -- component untuk host//input untuk setiap modul jadi output
        port ( operator : in std_ulogic_vector(1 downto 0); -- 4 bit merupakan input
               host_hamout : in std_ulogic_vector(6 downto 0);-- hammout input databit
               host_DOUT : in std_ulogic_vector(3 downto 0); --tampung pin output untuk
               result : out std_ulogic_vector(6 downto 0));
    end component;
begin
    s <= datain;
    hamenc.datain <= s;
    hamenc.hamout <= result;
    HAMDEC.DI <= result;
    HAMDEC.SY <= SY;
    HAMDEC.DO <= DO;
    HAMDEC.DOU <= DOU;
    HAMDEC.DOUT <= DOUT;
    mux.operator <= operator;
    mux.host_hamout <= host_hamout;
    mux.host_DOUT <= host_DOUT;
    mux.result <= result;
end architecture;

```

```
submodul result : out std_ulogic_vector(6 downto 0);
komponen );
end component;
```

```
signal s_result1 : std_ulogic_vector(6 downto 0);
```

```
signal s_result2 : std_ulogic_vector(3 downto 0);
```

```
begin -- portmap untuk input,output, clk utk setiap modul
```

```
entity toplevel is
```

```
U1: hamenc port map ( datain => datain,
```

```
operator      hamout => s_result1); -- 0 to 6 output untuk encoder
```

```
clk,reset,load : in std_logic;
```

```
U2: HAMDEC port map ( DI => DI, -- 7 bit input 6 downto 0
```

```
SY => SY,      dataout : out std_logic_vector(6 downto 0);
```

```
DO => DO,
```

```
DOU => DOU,      datain : in std_logic_vector(6 downto 0);
```

```
DOUT => s_result2 ); -- 4 bit output
```

```
end toplevel;
```

```
U3: mux port map ( operator => operator,
```

```
host_hamout => s_result1, --0 to 3
```

```
host_DOUT => s_result2,
```

```
result => result ); -- 0 to 6
```

Untuk pengaturcaraan “top level” Hamming, sub-submodulnya akan digabungkan sebagai komponen. Pin input adalah terdiri daripada 4 bit masukan input pengekod, 7 bit masukan input penyahkod dan operator. Pin outputnya pula terdiri daripada 7 bit output untuk bit yang telah dikodkan, serta beberapa pin output untuk

submodul penyahkod. Semua data yang dimasukkan dalam "test bench " akan melalui komponen yang berkenaan dan seterusnya akan dipetakan nilai- nilai masukan tersebut pada rekabentuk "top level".

5.2.4 MODUL 2: PENGGABUNGAN MODUL PENGKOD DAN PENYAHKOD CRC

entity toplevel is

```
port (
    operator : in std_ulogic_vector(1 downto 0);
    clk,rst,load : in std_ulogic;
    Din : in std_ulogic_vector(3 downto 0);
    Datain : in std_ulogic_vector(6 downto 0);
    syndrome,shift0,shift1,shift2,reg : out std_ulogic;
    result : out std_ulogic_vector(6 downto 0));
end toplevel;
```

architecture toplevel_arch of toplevel is

```
end component;
component crc_encod --encoder untk crc
    port ( Clk,Rst,load : in std_ulogic;
            Din : in std_ulogic_vector(3 downto 0);
            CRC_Sum : out std_ulogic_vector(6 downto 0));
end component;
```

```

component crc_decode
port (
    Clk,Rst,load : in std_ulogic;
    Datain : in std_ulogic_vector(6 downto 0);
    syndrome : out std_ulogic;
    shift0 : out std_ulogic;
    shift1 : out std_ulogic;
    shift2 : out std_ulogic;
    reg : out std_ulogic;
    XCRC : out std_ulogic);
end component;

```

```

component mux
port (
    operator : in std_ulogic_vector(1 downto 0);
    CRC_en : in std_ulogic_vector(6 downto 0);
    CRC_de : in std_ulogic;
    result : out std_ulogic_vector(6 downto 0)
);
end component;

```

```

signal s_CRC_SUM : std_ulogic_vector(6 downto 0);
signal s_OutCRC : std_ulogic;
begin
    U1: crc_encode port map ( Clk=>clk,
                               Rst=>Rst,
                               Datain=>Datain,
                               operator=>operator,
                               CRC_en=>s_CRC_SUM,
                               CRC_de=>s_OutCRC,
                               result=>result);
end;

```

dimasukkan di dalam "method load => load, yang melalui nilai dalam salah satu komponennya dan seterusnya dipotong. Din => din, adalah "top level".

```
CRC_SUM=>s_CRC_SUM );
```

U2: crc_decode port map (Clk => clk,
Rst => Rst,
load => load,
Datain => Datain,
syndrome => syndrome,
shift0=>shift0,
shift1 =>shift1,
shift2=>shift2,
reg =>reg,
XCRC=> s_OutCRC);

U3: mux port map (operator=> operator,
CRC_en=>s_CRC_SUM,
CRC_de => s_OutCRC,
result=> result);

Begin juga dengan modul penggabungan yang kedua ini di mana pin-pin inputnya terdiri daripada masukan input untuk submodul pengekod CRC, input masukan untuk submodul peyahkod CRC, dan operator. Sementara outputnya terdiri daripada hasil keluaran submodul pengekod dan penyahkod . Apabila nilai input

dimasukkan di dalam “testbench”nya, ia akan melalui nilai dalam salah satu komponennya dan seterusnya dipetakan ke dalam senibina “top level”.

BAB ENAM

PENGUJIAN SISTEM

6.0 PENGUJIAN SISTEM

Dalam tahapan ini proses pengujian sistem di lakukan ke atas basis dari model Hamming dan CRC. "Testbench" adalah satu bagian dari perangkatuan yang berfungsi yang digunakan dengan memasukkan nilai-nilai data input ke dalam komponen yang sama dengan. Jika data output yang diberikan disesuaikan ke dalam "testbench" akan diproses ke dalam komponen tersebut. Setiap komponen atau model yang dirancang akan memiliki sifat-sifat tertentu yang ditentukan. Nila output ini akan dibandingkan dengan nilai teori untuk mengetahui apakah perangkatuan yang dibuatkan merupakan nilai-nilai yang benar.

BAB ENAM

6.1 PENGUJIAN SISTEM DENGAN TESTBENCH

arcitecture stimulus of testbench is

component hamming

and part

double (and single vector) function

PENGUJIAN SISTEM

end component;

```
signal datum : std::vector<double> datum(0);
```

```
signal hamming : std::vector<double> datum(0);
```

begin

```
    DUT: hamming port map(datum,hamming);
```

```
    stimulus1 : process
```

6.0 PENGUJIAN SISTEM

Dalam bahagian ini proses pengujian sistem di lakukan ke atas kedua-dua modul Hamming dan CRC. "Testbench" adalah satu bahagian kod pengaturcaraan yang berbeza yang digunakan dengan memasukkan nilai-nilai data input ke dalam komponen yang ingin diuji. Nilai data input yang akan dimasukkan ke dalam "testbench" akan di petakan ke dalam komponen yang dikehendaki. Output untuk setiap komponen atau modul yang diuji akan dikeluarkan melalui proses simulasi. Nilai output ini akan dibandingkan dengan nilai teori untuk melihat adakah pengaturcaraan yang dihasilkan menepati nilai-nilai teori tersebut.

During the process of test, value datain will be nilai input untuk 4 bit message yang berbeza. architecture stimulus of testbench is submodul pengkod Hamming. Nilai input tersebut component hamenc will be angka pengaturcaraan pada submodul pengkod Hamming dan port(nilai pengkodan 7 bit data output).

```
datain : in std_ulogic_vector(3 downto 0);
hamout : out std_ulogic_vector(6 downto 0)
);

end component;
signal datain : std_ulogic_vector(3 downto 0);
signal    hamout : std_ulogic_vector(6 downto 0);
begin
DUT: hamenc port map(datain,hamout);
stimulus1: process
```

```
begin  
DUT: hamenc port map(datain,hamout);  
  
stimulus1: process  
  
begin  
  
datain <= "0111";  
  
wait for 50 ns;  
  
wait;  
  
end process;
```

Daripada pengekodan di atas, nilai datain adalah nilai input untuk 4 bit mesej yang dimasukkan secara selari. Kod pengaturcaraan untuk “testbench” ini akan dihubungkan bersama kod pengaturcaraan untuk submodul pengekod Hamming. Nilai input tersebut akan dipetakan melalui langkah pengaturcaraan pada submodul pengekod Hamming dan seterusnya akan menghasilkan 7 bit data output.

```
library IEEE;
use IEEE.std_logic_1164.all;
use work.all;
entity hamenc is
port(
    datain : in std_ulogic_vector(3 downto 0); --d0 d1 d2 d3
    hammout : out std_ulogic_vector(6 downto 0) -- p0 p1 p2 p4
);
end;
library IEEE;
use IEEE.std_logic_1164.all;
use work.all;
entity hamenc is
port(
    datain : in std_ulogic_vector(3 downto 0); --d0 d1 d2 d3
    hammout : out std_ulogic_vector(6 downto 0) -- p0 p1 p2 p4
);
begin
    process(datain)
        variable p0, p1, p2, p3, p4, p5, p6 : std_ulogic;
    begin
        p0 := '0';
        p1 := '0';
        p2 := '0';
        p3 := '0';
        p4 := '0';
        p5 := '0';
        p6 := '0';
        if (datain(3) = '1') then
            p0 := '1';
            p1 := '1';
            p2 := '0';
            p3 := '1';
            p4 := '0';
            p5 := '1';
            p6 := '0';
        else
            p0 := '0';
            p1 := '1';
            p2 := '1';
            p3 := '0';
            p4 := '1';
            p5 := '0';
            p6 := '1';
        end if;
        hammout(6) := p0;
        hammout(5) := p1;
        hammout(4) := p2;
        hammout(3) := p3;
        hammout(2) := p4;
        hammout(1) := p5;
        hammout(0) := p6;
    end process;
end;
```

Rajah 6.0 Simulasi submodul pengekod Hamming

Daripada rajah 6.0 di atas adalah rajah dari proses simulasi untuk pengekodan Hamming. Dua data masukan 0111, dan 1010 yang diuji diwakilkan dengan nilai datain. Apabila ia disimulasi, hasil keluaran outputnya yang diwakili oleh pembolehubah hammout, adalah 001011 dan 0011010. hasil ini akan dibandingkan dengan nilai teori seperti jadual di sebelah.

Berdasarkan nilai input yang dimasukkan nilai data input dan keluaran yang diberikan adalah sama dengan nilai yang terdapat dalam jadual kebenaran 6.0. Maka submodul pengekod ini berfungsi seperti yang dikehendaki.

Jadual 6.0 Jadual Kebenaran Pengekodan Hamming

| Mesej | “Codewords” |
|---------|---------------|
| 0 0 0 0 | 0 0 0 0 0 0 0 |
| 1 0 0 0 | 1 1 0 1 0 0 0 |
| 0 1 0 0 | 0 1 1 0 1 0 0 |
| 1 1 0 0 | 1 0 1 1 1 0 0 |
| 0 0 1 0 | 1 1 1 0 0 1 0 |
| 1 0 1 0 | 0 0 1 1 0 1 0 |
| 1 1 1 0 | 0 1 0 1 1 1 0 |
| 0 0 0 1 | 1 0 1 0 0 0 1 |
| 1 0 0 1 | 0 1 1 1 0 0 1 |
| 0 1 0 1 | 1 1 0 0 1 0 1 |
| 1 1 0 1 | 0 0 0 1 1 0 1 |
| 0 0 1 1 | 0 1 0 0 0 1 1 |
| 1 0 1 1 | 1 0 0 1 0 1 1 |
| 0 1 1 1 | 0 0 1 0 1 1 1 |
| 1 1 1 1 | 1 1 1 1 1 1 1 |

Berdasarkan nilai input yang dimasukkan, nilai data input dan keluaran yang dihasilkan adalah sama dengan nilai yang terdapat dalam jadual kebenaran 6.0. Maka submodul pengekod ini berfungsi seperti yang dikehendaki.

6.2 PENGUJIAN SUBMODUL PENGEKOD CRC

Architecture stimulus of crc_testbench is

```
component crc_encod
    port ( Clk,Rst,load : in std_ulogic;
           Din : in std_ulogic_vector(3 downto 0);
           CRC_Sum : out std_ulogic_vector(6 downto 0));
end component;
```

wait for 100 ps;

```
signal Clk,Rst,load : std_ulogic;
signal Din : std_ulogic_vector(3 downto 0);
signal CRC_Sum : std_ulogic_vector(6 downto 0);
```

Signal Clock_cycle : natural := 0;

Begin

DUT: crc_encod Port Map (Clk,Rst,load,Din,CRC_Sum);

CLOCK: process

begin

Clock_cycle <= Clock_cycle + 1;

Clk <= '1';

wait for 25 ns;

Clk <= '0';


wait for 25 ns;

end process;

```
Begin
```

```
    Rst <= '1';  
  
    load <= '0';  
  
    din <= "1011";  
  
    wait for 100 ns;  
  
    Rst <= '0';  
  
    load <= '1';  
  
    din <= "1011";  
  
    wait for 100 ns;  
  
    wait; end Process;
```

Seperti pengekodan Hamming di mana nilai data dimasukkan adalah 4 bit, dan ia akan menghasilkan keluaran data yang terenkod sebanyak 7 bit. Data hanya akan mula dimasukkan pada nilai load = '1', dan nilai Rst='1'. Hasil simulasinya adalah seperti yang ditunjukkan pada mukasurat sebelah.



Rajah 6.1 Simulasi submodul pengekod CRC

Daripada rajah di atas, dapat dilihat bahawa nilai data input yang diwakili oleh Din adalah 1011. Dut.s.d adalah pemboleh ubah yang menunjukkan nilai anjakan setiap kali 1 bit daripada nilai Din dimasukkan ke dalam penimbang . CRCsum pula mewakili nilai data bit yang terenkod. Nilai terenkod di baca pada kitar jam yang ke enam iaitu 1011100. Nilai ini juga di bandingkan dengan nilai teori yang terdapat pada jadual kebenaran CRC seperti di sebelah .

Jadual 6.1 Jadual Kebenaran CRC

| Mesej | “Codewords” |
|---------|---------------|
| 0 0 0 0 | 0 0 0 0 0 0 0 |
| 1 0 0 0 | 1 1 0 1 0 0 0 |
| 0 1 0 0 | 0 1 1 0 1 0 0 |
| 1 1 0 0 | 1 0 1 1 1 0 0 |
| 0 0 1 0 | 1 1 1 0 0 1 0 |
| 1 0 1 0 | 0 0 1 1 0 1 0 |
| 0 1 1 0 | 1 0 0 0 1 1 0 |
| 1 1 1 0 | 0 1 0 1 1 1 0 |
| 0 0 0 1 | 1 0 1 0 0 0 1 |
| 1 0 0 1 | 0 1 1 1 0 0 1 |
| 0 1 0 1 | 1 1 0 0 1 0 1 |
| 1 1 0 1 | 0 0 0 1 1 0 1 |
| 0 0 1 1 | 0 1 0 0 0 1 1 |
| 1 0 1 1 | 1 0 0 1 0 1 1 |
| 1 1 1 1 | 1 1 1 1 1 1 1 |

Berdasarkan nilai input yang dimasukkan, nilai data input yang dimasukkan iaitu 1011, menghasilkan nilai output 1011100 yang diwakili oleh pemboleh ubah CRCumnya. Jika disemak daripada jadual kebenaran CRC, nilai keluaran yang dihasilkan adalah sepadan sama dengan nilai mesejnya seperti yang terdapat dalam jadual kebenaran 6.1. Maka pengujian ke atas komponen ini telah berjaya.

6.3 PENGUJIAN MODUL MULTIPLEKSOR HAMMING

Pengujian multipleksor diuji dengan nilai data input seperti yang terdapat dalam kod pengaturcaraannya di bawah.

architecture stimulus of testbench is

```
component host
port (operator : in std_ulogic_vector(1 downto 0);
      host_hamout : in std_ulogic_vector(6 downto 0);
      host_DOUT : in std_ulogic_vector(3 downto 0);
      result : out std_ulogic_vector(6 downto 0)
);
end component;
```

constant PERIOD: time := 50 ns;

```
signal operator : std_ulogic_vector(1 downto 0);
signal host_hamout : std_ulogic_vector(6 downto 0);
signal host_DOUT : std_ulogic_vector(3 downto 0);
signal result : std_ulogic_vector(6 downto 0);
```

begin

```
DUT:host port map(operator,host_hamout,host_DOUT,result);
```

INPUTS: process

```


begin
    -- input encoder
    operator<= "01";
    host_hamout <= "1001011";
    wait for PERIOD;

    -- input decoder
    -- operator<= "10";
    -- host_DOUT<= "0111";
    -- wait for PERIOD;
    wait;
end process;

```

Rajah 6.2 Simbolik submodul multiplexer Hamming

Dari kod pengaturcaraan ini, ia akan dihubungkan dengan kod pengaturcaraan submodul multipleksor , kemudian disimulasi. *simulasi untuk modul Hamming.* Nilai operator yang diberikan adalah 01, bantuan sahuluan submodul pengkod Hamming dimanfaatkan iaitu 00/011. Pernyatakan bahawa "result" merupakan keluaran komponen multiplexer Hamming. Jika sember adalah 1001011, atau nilai yang sama dengan operasi diatas nilai output Hamming iaitu 1001011, maka pengaturcaraan untuk modul ini berjaya.



Rajah 6.2 Simulasi submodul multipleksor Hamming

Rajah di atas menunjukkan proses simulasi untuk modul Hamming. Nilai operator yang dimasukkan adalah 01, hanya output untuk submodul pengekod Hamming dimasukkan iaitu 1001011. Pemboleh ubah “result” mewakili keluaran komponen multipleksor Hamming. Nilai tersebut adalah 1001011, iaitu nilai yang sama dengan masukan untuk nilai output Hamming iaitu 1001011, maka pengaturcaraan untuk modul ini berjaya.

6.4 PENGUJIAN MODUL MULTIPLEKSOR CRC

Pengujian modul multipleksor CRC adalah sama dengan cara pengujian untuk pengujian multipleksor Hamming.


```
signal operator    : std_ulogic_vector(1 downto 0);
signal CRC_en     : std_ulogic_vector(6 downto 0);
signal CRC_de     : std_ulogic;
signal result      : std_ulogic_vector(6 downto 0);
signal Clock_cycle : natural := 0;

begin
    DUT: mux port map (operator,CRC_en,CRC_de,result);
    stimulus1: process
        begin
            -- input encoder
            if nowy nilai operator yang dipilih adalah "01", maka input
            operator <= "01";
            CRC_en <= "1101001";
            wait for 25 ns;
            -- memulai penjaluruan untuk modul multipleksor. Nilai
            -- outputnya, seharusnya dengan output penjaduan CRC. Maka penjaluruan untuk
            -- input decoder
            --operator <= "10";
```

```
--CRC_de <= '1';
```

```
wait;
```

Dari kod pengaturcaraan ini, ia akan dihubungkan dengan kod pengaturcaraan modul multipleksor CRC , kemudian disimulasi. Hasil simulasi adalah seperti rajah di bawah.



Rajah 6.3 : Simulasi submodul multipleksor CRC

Daripada rajah 6.3 di atas, nilai operator yang dipilih adalah 01, maka output daripada submodul pengekodan CRC akan dimasukkan sebagai input kepada modul multipleksor. Nilai CRC_en menunjukkan nilai data input yang dimasukkan iaitu 1101001. Pembolehubah result mewakili nilai keluaran untuk modul multipleksor. Nilai keluarannya adalah sama dengan output pengekodan CRC. Maka pengaturcaraan untuk modul ini telah berjaya.

signal operator :in std_logic_vector(1 downto 0);

6.5 PENGUJIAN MODUL HAMMING.

signal DI

Pengujian modul Hamming bertujuan untuk menguji kesepadan antara semua sub-sub modul iaitu submodul pengekod Hamming, submodul penyahkod Hamming dan submodul multipleksor. Data yang dimasukkan sebagai input "testbench" bukan dari output mana-mana submodul pengekod atau penyahkod, sebaliknya sekiranya pengguna memilih untuk melakukan proses pengekodan, input yang akan dimasukkan adalah 4 bit. Begitu juga untuk proses penyahkodan, 7 bit input akan dimasukkan.

architecture stimulus1 of testbench is

component toplevel

port (

operator : in std_ulogic_vector(1 downto 0);

datain : in std_ulogic_vector(3downto0);

DI : in std_ulogic_vector(6 downto 0);

SY : out std_ulogic_vector(2 downto 0);

DO : out std_ulogic_vector(6 downto 0)

DOU : out std_ulogic_vector(6 downto 0);

result : out std_ulogic_vector(6 downto 0)

);

DI<="0111010";

end component;

constant PERIOD : time := 50 ns;

```
signal operator : std_ulogic_vector(1 downto 0);
signal datain    : std_ulogic_vector(3 downto 0);           signal DI
: std_ulogic_vector(6 downto 0);      signal SY      : std_ulogic_vector(2
downto 0);
signal DO       : std_ulogic_vector(6 downto 0);
signal DOU      : std_ulogic_vector(6 downto 0);
signal result   : std_ulogic_vector(6 downto 0);

begin
```

DUT: toplevel port map (operator,datain,DI,SY, DO,DOU,result);

input : process

begin

-- input encoder

operator<= "01";

datain<= "1101";

wait for PERIOD;

-- input decoder

-- operator<= "10"; -- tiada ralat

-- DI<= "0111010";

-- wait for PERIOD;


-- operator<= "10"; -- ralat

```

process -- DI<= "1101101"; mengeluarkan 1001011. Output daripada submodul pengkodean
begin -- wait for PERIOD; akan mengeluarkan nilai 1001011 sebagai output untuk modul Hamming
    wait;
end process; dan setiap bit akan dipotong pada komponen-komponen "top level" yang merupakan nilai input dan outputnya.

```

Dari kod pengaturcaraan ini, ia akan dihubungkan dengan kod pengaturcaraan untuk modul Hamming, kemudian disimulasi.



Rajah 6.3: Simulasi modul Hamming

Rajah di sebelah menunjukkan proses simulasi untuk modul Hamming. Input yang dimasukkan bernilai 1011. Nilai input ini akan melalui kod pengaturcaraan pengekodan

Hamming dan akan dikodkan menjadi 1001011. Output daripada submodul pengekod Hamming bernilai 1001011 akan melalui pengaturcaraan submodul multipleksor maka operator akan mengeluarkan nilai 1001011 sebagai output untuk modul Hamming. Semua nilai keluaran dan masukan bit akan dipetakan pada komponen-komponen "top level" yang mewakili nilai input dan outputnya.

6.6 PENGUJIAN MODUL CRC

Modul CRC mempunyai konsep yang sama seperti modul Hamming. Senibina top levelnya akan menggabungkan bahagian-bahagian submodul pengekod CRC, penyahkod CRC dan multipleksor CRC.

component toplevel

```
port (operator : in std_ulogic_vector(1 downto 0);
      clk,rst,load : in std_ulogic;
      Din : in std_ulogic_vector(3 downto 0);
      Datain : in std_ulogic_vector(6 downto 0);
      syndrome,shift0,shift1,shift2,    reg : out std_ulogic;           result
      : out std_ulogic_vector(6 downto 0)
      );

```

end component;

```
constant PERIOD : time := 50 ns;
signal operator : std_ulogic_vector(1 downto 0);
```

```
signal clk,rst,load : std_ulogic;
signal Din : std_ulogic_vector(3 downto 0);
signal Datain : std_ulogic_vector(6 downto 0);
signal syndrome,shift0,shift1,shift2,reg : std_ulogic;
signal result : std_ulogic_vector(6 downto 0);
signal Clock_cycle : natural := 0;
```

```
-- input for CRC decoder
```

```
begin load <='1';
```

```
operator <="01";
```

```
DUT:toplevelportmap(operator,clk,rst,load,Din,Datain,syndrome,shift0,shift1,shift2,reg,
result); wait for 10 ns;
```

```
CLOCK: process
```

```
-- input CRC decoder
```

```
begin
```

```
Clock_cycle <= Clock_cycle + 1;
```

```
Clk <= '1';
```

```
wait for 25 ns;
```

```
Clk <= '0';
```

```
wait for 25 ns;
```

```
end process;
```

```
INPUTS: process
```

```
begin
```

```
wait for PERIOD;
```

--input CRC encoder

Rst <= '1';

load <= '0';

operator <= "01";

Din <= "1101";

wait for 100 ns;

Rst <= '0';

load <= '1';

operator <= "01";

Din <= "1101";

wait for 100 ns;

-- input CRC decoder

rst <= '1';

load <= '0';

operator <= "10";

Datain <= "0110001";

wait for PERIOD;

rst <= '0';

Rajah 6.4 menunjukkan bagaimana data input yang dimasukkan akan dipetakan

ke dalam seluruh modul CRC. Dari rajah simpanan yang ditunjukkan,

operator <= "10";

Datain <= "0110001";


wait for PERIOD;

```

    wait; -- operasi pengkodan CRC. 7 bit output yang dihasilkan ialah 0001101, akan
end process;
end stimulus;

```

Dari kod pengaturcaraan ini, ia akan dihubungkan dengan kod pengaturcaraan untuk modul CRC, kemudian disimulasi.



Rajah 6.4 Simulasi modul CRC

Rajah di atas menunjukkan bagaimana data input yang dimasukkan akan dipetakan ke atas senibina “top level” untuk modul CRC. Dari rajah simulasi yang ditunjukkan, pengguna memilih untuk mengekodkan 4 bit data . Apabila `rst= “0”` dan `load = ’0’`, maka datainput yang dimasukkan adalah 1101.Data input tersebut kemudiannya akan

melalui komponen pengekod CRC. 7 bit output yang dihasilkan iaitu 0001101, akan dihantar ke operator. Nilai operator akan disetkan kepada 01 untuk nilai pengekod dan output akan dikeluarkan.

BAB TUJUH

PERBINCANGAN

7.0 PERBINCANGAN

Bab ini akan membincangkan tentang kelebihan dan kelebihan sistem, teknologi yang di hadapi versus menuntaskan projek dimana ini. Penyelesaian ini atau sebagian memang dan perubahan yang telah dilakukan juga akan diberikan dalam bab ini.

7.1 PERUBAHAN REKAMINTUK AWAL SISTEM

Pada awalnya, sistem ini terdiri dari pada dua model sistem, yaitu model pengkode dan pemotongan. Model pengkode terdiri dari pada operator, sebaiknya pengkode menggunakan model pengkode CRC, dan model penyaklik model dengan menggunakan model Hamming dan penyaklik CRC. Tetapi pada saat ini sistem ini beroperasi dengan menggunakan model pengkode Hamming. Dan model yang kedua ialah model CRC yang berdiri daripada operator, pengkode dan penyaklik CRC. Relasiistik yang terbentuk adalah seperti yang dimajukkan di bawah.

PERBINCANGAN

7.0 PERBINCANGAN

Bab ini akan membincangkan tentang kelemahan dan kelebihan sistem, kekangan yang dihadapi semasa menjalankan projek ilmiah ini. Penyelesaian ke atas setiap masalah dan perubahan yang telah dilakukan juga akan ditulis dalam bab ini.

7.1 PERUBAHAN REKABENTUK AWAL SISTEM


Pada awalnya, sistem ini terdiri daripada dua modul utama, iaitu modul pengekod dan modul penyahkod. Modul pengekod terdiri daripada operator, submodul pengekod Hamming dan submodul pengekod CRC, dan modul penyahkod terdiri daripada penyahkod Hamming dan penyahkod CRC. Tetapi pada saat akhir sistem tersebut telah diubah kepada dua modul utama iaitu modul Hamming yang terdiri daripada operator, pengekod dan penyahkod Hamming. Dan modul yang kedua iaitu modul CRC yang terdiri daripada operator, pengekod dan penyahkod CRC. Rekabentuk yang terbaru adalah seperti yang ditunjukkan di sebelah.

Rajah 7.0 : Lelaran semula diagram sara tertuggi untuk keseluruhan sistem

Selain daripada itu, pada peringkat awal modul pengekod Hamming menggunakan peredut angakar, kemudian komponen tersebut telah diubah kepada peredut berasa kerana proses yang dilulus oleh 4 bit input untuk menghasilkan 7-bit pengkodean adalah

segerak. Ini berminat secara pentaksiran 4 bit input mungkin dibentuk ke dalam

perjeduan yang berbeza-beza untuk mendekati.



Rajah 7.0 : Lakaran semula diagram aras tertinggi untuk keseluruhan sistem

Selain daripada itu, pada peringkat awal modul pengkodean Hamming menggunakan penjadual anjakan, kemudian komponen tersebut telah di ubah kepada penjadual biasa kerana proses yang dilalui oleh 4 bit input untuk menghasilkan 7 bit pengkodan adalah

segerak. Ini bermakna semua penempatan 4 bit input maklumat diletakkan ke dalam penjadual masing-masing secara serentak.

Perisian yang hendak digunakan sebagai platform pembinaan sistem ini juga telah diubah daripada penggunaan perisian WEB PACK 4.20 kepada perisian PEAK FPGA. Ini adalah kerana perisian terdahulu tidak menyediakan kemudahan mensimulasikan kod pengaturcaraan yang telah dibuat.

7.2 KELEMAHAN DAN KEKURANGAN SISTEM

Daripada kesemua ujian ke atas semua sub-submodul dan modul-modul yang berkenaan, dapatlah disimpulkan bahawa kod pengaturcaraan yang digunakan menepati kesemua fungsi-fungsi yang dikehendaki kecuali untuk modul multipleksor CRC. Kegagalan operator untuk mengeluarkan output secara selari sekiranya operasi yang dipilih adalah dari sub modul penyahkod. Ini adalah kerana nilai output untuk pengekod CRCencod, dan penyahkod, CRCdecode yang diumpukkan ke dalam pemboleh ubah result adalah berbentuk selari sedangkan output untuk pemboleh ubah CRCdecode adalah sesiri.

Sebagai penyelesaiannya, perlu disediakan penimbang untuk nilai selari (6 down to 0), dan menggunakan kaedah anjakan untuk memuatkan kesemua output nilai bit sesiri ternyahkod daripada sub modul penyahkod CRC.

Adalah menjadi kebiasaan untuk setiap sistem mempunyai kelemahan dan kelebihan tesendiri. Kelemahan sistem ini ialah jumlah bit yang dimasukkan adalah terlalu kecil, sedangkan pada waktu sekarang jumlah bit yang dimasukkan untuk proses pengekodan adalah 32 bit.

Yang kedua ialah modul CRC dan modul Hamming tidak perlu dibina secara berasingan. Sepatutnya kesemua modul tersebut hendaklah dibina dengan menggunakan satu rekabentuk sahaja. Cuma perlukan 1 operator yang mempunyai empat mod pilihan untuk memilih samada untuk melakukan pengekodan atau penyahkodan CRC atau melakukan pengekodan atau penyahkodan Hamming. Operator boleh diwakilkan dengan bit 00,01,10,11 untuk menandakan empat pilihan tersebut. Jumlah operator juga dapat dikurangkan daripada tiga operator kepada satu operator sahaja.

Penggabungan antara kedua-dua modul Hamming dan CRC juga tidak dapat dilaksanakan kerana kekangan masa.

7.3 PERBANDINGAN MODUL HAMMING DENGAN SISTEM SEBELUMNYA

Perbandingan juga telah dibuat antara sistem ini dengan sistem “Hamming Code Error Detector/Decoder” yang dibangunkan Jeniffer Delliner and Melissa De Priest yang diperolehi dari Internet akan dilaksanakan dalam cip FPGA. Terdapat beberapa modul yang dibangunkan dalam sistem ini iaitu litar pendarab matriks, litar penyahkod, modul H-matriks dan sebagainya sebagaimana yang ditunjukkan dalam 7.0 di sebelah. Perbandingan di buat antara modul-modul yang terdapat dalam sistem kami dengan modul-modul sistem yang dibandingkan seperti yang terdapat dalam jadual di sebelah.

Dalam segalai perbandingan yang di buat dalam sistem berikut berminat dengan yang dibentukkan di dalam sistem A, terdapat pengiraan nilai - nilai sindrom yang

Jadual 7.0: Perbandingan antara sistem pengesanan dan pembetulan ralat (B) dengan sistem pgesan dan penyahkod ralat (A).

Kesamaan ketiga - tiga bit maklum yang diberi adalah 0. Bit bit sindrom ini akan

| Modul A | Modul B | Fungsi |
|------------------------|-----------------|--|
| Litar pendarab matriks | Operasi get XOR | Menjana fungsi sindrom |
| Litar pengesan ralat | Operasi get XOR | Mengesan sekiranya ralat wujud pada mana-mana bahagian pada 7 bit yang dihantar. |
| Litar penyahkod | Penimbali | Mengasingkan 3 bit pariti dengan 4 bit maklumat. |

Merujuk kepada jadual di atas, sebenarnya perbandingan di buat antara komponen yang terdapat dalam submodul penyahkod Hamming. Dalam modul A terdapat beberapa litar yang digunakan untuk fungsi penyahkodan. Diantaranya ialah litar pendarab matriks, litar pengesan ralat dan litar penyahkod. Fungsi sistem tersebut adalah sama dengan modul penyahkod iaiautu ia akan menerima 7 input untuk dinyahkodkan kepada 4 bit output. Diantara perbezaan yang di dapati ialah:-

1. Pengiraan sindrom

Di dalam modul penyahkod yang di bangunkan dalam bahagian berasingan daripada yang dibangunkan di dalam sistem ini, terdapat pengiraan nilai – nilai sindrom yang dijana daripada 7 bit input yang diterima. 3 bit sindrom ini adalah bertujuan untuk menentukan samada terdapat ralat atau tidak di dalam 7 bit input yang diterima. Kesemua ketiga – tiga bit sindrom yang dijana mestilah 0. Bit- bit sindrom ini akan dikeluarkan satu persatu untuk didarabkan dengan 7 bit input yang dimasukkan. Sekiranya terdapat salah satu daripada bit- bit sindrom ini bernilai 1, maka pasti terdapat ralat dalam 7 bit input yang diterima. Sistem A menggunakan aplikasi pendaraban H matriks yang digunakan dalam litar pendarab matriks untuk menghasilkan 3 bit sindrom. H matiks adalah terdiri daripada 3×7 nilai bit. Nilai untuk H matriks ini boleh adalah dijana daripada penggabungan matriks identiti dan nilai – nilai bit yang bukan pariti yang mewakili kedudukan 3, 5, 6, dan 7 dalam input yang dimasukkan. 21 penimbal digunakan untuk memuatkan kesemua bit- bit tersebut. Pengawal pula diperlukan untuk memastikan setiap bit sindrom di darabkan dengan 7 bit dari baris yang pertama nilai- nilai bit yang terdapat dalam matriks H. Berbanding dengan submodul pengekod dalam sistem kami yang menggunakan perlaksanaan get XOR untuk menghasilkan 3 bit sindrom tersebut secara selari. Proses ini tidak memerlukan pengawal untuk mengawal aliran bit seperti yang terdapat dalam sistem A.

2. Litar penyahkod

Setelah bit sindrom dihasilkan, litar penyahkod bertujuan untuk mengesan kedudukan ralat yang terdapat dalam 7 bit input tersebut. Jika kedudukan ralat dapat di kesan, maka isyarat akan dihantar untuk meminta sumber dihantar semula. Tiada fungsi pembetulan ralat yang dilakukan dalam sistem A. Berlainan dengan sistem kami yang

hanya menggunakan perlaksanaan get XOR untuk fungsi penyahkodan. Ia akan membetulkan ralat pada kedudukan ralat yang dikesan.

3. Kompleksiti

Terlalu banyak subsistem yang kompleks yang terdapat dalam modul A untuk fungsi penyahkodan berbanding sistem yang ingin dibangunkan. Berbanding dengan sistem kami yang hanya menggunakan perlaksanaan get XOR untuk tujuan yang sama tetapi berupaya untuk membetulkan ralat tersebut. Sistem A hanya mampu mengesan kedudukan ralaat, dan sekiranya ralat wujud, ia akan menghantar isyarat untuk menerima input yang sama untuk kali kedua tetapi tidak membetulkannya.

Sebagai kesimpulannya, projek ini telah berjaya disiapkan kerana penggabungan modul Hamming dan CRC yang hendak diletakkan dalam satu rekabentuk yang sama dalam fasa tambahan. Penggunaan keduaa- dea teknik Hamming dan CRC yang terdapat dalam sistem ini sebenarnya adalah salingan, kerana Hamming walaupun ampu membetulkan ralat tetapi tidak dapat mengesan lebih daripada dua ralat paada satu amsa yang sama. Berbanding dengan teknik CRC walaupun tidak berupaya membetulakan ralat sebaliknya mampu untuk mengesan bit ralat yang lebih besar nilainya daripada Hamming secara serentak.

MANUAL PENGGUNA

Manual ini akan memungkinkan tentang sistematisasi proses dan komponen-komponen yang terlibat dalam pembentukan sistem.

1.3 Diagram Arus Terintegrasi Konstruksi Sistem



Tabel 1.0 Rincikan Diagram Sistem Pengolahan dan Penyebarluasan Hasil


Jadwal 1.0 Daftar Isi dan lokasi komponen dalam sistem

| Sistematisasi | Pis | Bentuk |
|---------------|-----|---|
| Pengolahan | Rpt | Untuk setiap entitas penilaian pada seluruh klasifikasi Rpt "Y" dan nilai faktor operasi berada dalam kisaran nilai |

MANUAL PENGGUNA

Manual ini akan menerangkan tentang kesemua pin- pin, dan komponen- komponen yang terlibat dalam pembinaan sistem ini.

1.0 Diagram Aras Tertinggi Keseluruhan Sistem



Rajah 1.0 Blok Diagram Sistem Pengesanan dan Pembetulan Ralat

Jadual 1.0 Fungsi keseluruhan komponen dalam sistem

| Submodul | Pin | Fungsi |
|----------|-----|--|
| Pengawal | Rst | Untuk setkan nilai semua pombolehubah 0 bila Rst= '1' dan memulakan operasi baru bagi setiap nilai |

| | | |
|-------------------|--------------|--|
| Pengekod CRC | Dataout(2:0) | masukan . |
| | Clk | Menandakan kitar masa bagi setiap operasi |
| | Datain (1:0) | Pilihan mod samada 01 untuk modul Hamming dan 10 untuk modul CRC |
| | DataOut(6:0) | Mengeluarkan 7 bit |
| Pengawal B | Datain (1:0) | Menerima nilai masukan operator 01 |
| | Datain (1:0) | Menerima 6 bit input |
| Pengawal C | Datain (1:0) | Menerima masukan input 10 |
| | Clk | Menandakan kitar masa bagi setiap operasi |
| | Rst | Untuk setkan nilai semua pombolehubah 0 bila Rst= ‘1’ dan memulakan operasi baru bagi setiap nilai masukan . |
| Pengekod Hamming | Datain (3:0) | Menerima 4 bit input masuk. |
| | Datain (1:0) | Menerima isyarat operator =”01” |
| | DataOut(6:0) | Mengeluarkan 7 bit output terenkod |
| Penyahkod Hamming | Datain (6:0) | Menerima 6 bit input masuk |
| | Datain (1:0) | Menerima isyarat operator=”10” |


| | | |
|---------------|--------------|--------------------------------------|
| | Dataout(3:0) | Mengeluarkan 4 bit output ternyahkod |
| Pengekod CRC | Datain (3:0) | Menerima 4 bit input masuk. |
| | Datain (1:0) | Menerima isyarat operator =”01” |
| | DataOut(6:0) | Mengeluarkan 7 bit output terenkod |
| Penyahkod CRC | Datain (6:0) | Menerima 6 bit input data masuk |
| | Datain (1:0) | Menerima isyarat operator =”10” |
| | Dataout(3:0) | Mengeluarkan 4 bit output ternyahkod |

Kajah 2.9 Blok Diagram Modul Hantaman

Tabel 2.7 Nama Kandungan Komponen Dalam Modul Hantaman

| Sifat | Fungsi |
|----------|--------|
| Pengekod | Dekod |

2.0 Blok Diagram Modul Hamming




Rajah 2.0 Blok Diagram Modul Hamming

Jadual 2.0 : Fungsi Keseluruhan Komponen Dalam Modul Hamming

| Submodul | Pin | Fungsi |
|------------|--------------|---------------------------|
| Pengawal B | Datain (1:0) | Pilihan mod samada 01atau |

| | | |
|--------------------------------|---------------|--|
| | | 10 untuk modul pengkode atau penyahkod Hamming |
| Penimbal input | Datain (1:0) | Menerima isyarat "01" dari operator |
| | Datain (3:0) | Menyimpan 4 bit input masuk untuk dienkodkan |
| Logik XOR | Datain (3:0) | Menyimpan 4 bit input untuk di XORkan |
| | Pariti (0:2) | Mengeluarkan 3 bit parity |
| Penimbal Pariti | Datain (6:0) | Menyimpan 7 bit input |
| | Dataout (6:0) | 7 bit dihantar untuk pengiraan sindrom dan pengiraan bit ralat |
| Litar Pengiraan Sindrom | Datain (6:0) | Bit dari input masukan |
| | Dataout(0:2) | 3 bit sindrom |
| Litar Pengesan Paten Bit Ralat | Datain (6:0) | Terima 3 bit sindrom dan 7 bit input untuk di XORkan |
| | Datain (0:2) | Output sebenar yang telah dibetulkan |
| | Dataout(6:0) | |
| Litar Penyahkod | Datain (6:0) | 6 bit yang telah dibetulkan |
| | Dataout(3:0) | 4 bit mesej sebenar |

3.0 Blok Diagram Modul CRC



Rajah 3.0 Diagram Aras Tertinggi Untuk Modul CRC

Jadual 3.0: Fungsi keseluruhan Komponen Dalam Modul CRC

| Submodul | Pin | Fungsi |
|------------------------|---|--|
| Pengawal C | Datain (1:0) Clk Rst | Pilihan mod , “01” untuk pengekod, “10” untuk penyahkod Menandakan kitar masa bagi setiap operasi Untuk setkan nilai semua pombolehubah 0 bila Rst= ‘1’ dan memulakan operasi baru bagi setiap nilai masukan . |
| Penimbal | Datain (3:0) Datain (2:0) Dataout (6:0) | Menerima 3 bit parity dan 4 input masukan Output yang telah dikodkan |
| Litar Pengiraan Pariti | Datain(3:0) Dataout (3:0) | Menerima 7 bit input dimasukkan secara sesiri 3 bit parity dikeluarkan secara sesiri |
| Logik XOR | Datain DataOut (3:0) | Menerima bit yang terdapat dalam penjadual terkanan Keluarkan 3 bit pariti |
| Penimbal 2 | Datain (6:0) Dataout (1:0) | Simpan 7 bit input masukan Keluaran sesiri daripada 7 bit input |
| Litar Pengiraan Pariti | Datain (6:0) Dataout (1:0) | Terima input secara sesiri Keluarkan 7 bit paten ralat |

| | | |
|-----------|--------------|---|
| | | secara sesiri |
| Logik XOR | Datain (1:0) | XORkan input masukan dengan bit paten ralat secara sesiri |
| | Dataout(6:0) | Nilai output sebenar |

RUJUKAN

RUJUKAN

KOD HAMMING

- <http://cegt201.bradley.edu/projects/proj2002/hcedd/seniorprojectpaper.html>
- <http://www.xup.msu.edu/labs/lab1/lab1.htm>
- <http://www.xup.msu.edu/labs/lab2/lab2.htm>
- <http://www.xup.msu.edu/labs/lab3/lab3.htm>
- <http://www.xilinx.com/apps/hdl.htm>
- <http://wwbchat.com/webx?23@198.H3oCacocwLo^0@14%40>
- <http://assembly.nerdworld.com/directory/computers.html>

KOD PEMERIKSAAN LEWAHAN BERKITAR

- <http://www-s.ti.com/sc/psheets/spra530/spra530.pdf>
- http://www.cms.dmu.ac.uk/~se00jf/nets_notes/chunk_html/x521.html
- <Http://www.ece.cmu.edu/~ece548/handouts/20depend.pdf>
- <http://www-s.ti.com/sc/psheets/spra530/spra530.pdf>
- <http://www.santafe.edu/~dsmith/publications.html>
http://www.oxley.co.uk/pdf/etag/etagapp40604_1.pdf
- http://nicewww.cern.ch/~lebwshop/LEB99_Book/Posters/meggyesi.pdf
- <http://vada.skku.ac.kr/Research/published/vlsi-design2000.pdf>
- http://courses.ece.cornell.edu/ece561/coding_applications.pdf

VHDL

- <http://www.computer.org/cspress/catalog/bp07716/chapt.htm>
- http://www.ee.pdx.edu/~mperkows/CLASS_VHDL/=chapter02.html#T3
- http://www.vhdl-online.de/tutorial/englisch/t_12.htm#pgfId-1003195
- <http://www.ee.princeton.edu/~zhenluo/Pam/synop.html>
- <http://www.connectronics.com/stratum/fec.htm>
- <http://www.eecg.toronto.edu/~de/Cn-edc.pdf>
- <http://www.csc.gatech.edu/~copeland/6092/pdf/slides-08.pdf>
- http://www.wikipedia.com/wiki/Linear_feedback_shift_register

Rujukan : Buku

- Mano M.M and Kime C.R (1997), Logic Computer and Design Fundamentals , pp. 220-231, Prentice Hall, Inc, New Jersey.
- Shu Lin and Daniel J. Costello, Jr (1983), Error Control Coding: Fundamentals and Applications, pp.51-84, 287-313, Prentice Hall, Inc, New Jersey
- Ahmad Ismail (1988), Asas Rekabentuk Logik Komputer, Percetakan Dewan Bahasa dan Pustaka, Selangor darul Ehsan.
- Perry D.G (1991), VHDL, McGraw- Hill, Inc, United State of America.
- S. Yalamanchili (2002), Introductory VHDL: From Simulation To Synthesis, pp. 1- 10, Prentice Hall, New Jersey.
- Bashker J. A VHDL Primer Revised Edition (1994), Prentice Hall PTR, New Jersey.

- Mohd Hisyam b. Abd fatah (2000). *Error correcting & detection code*. Bachelor Thesis. Universiti Malaya.
- Ng Choon Boon (1996/97). *Error correction coding for digital communications*.session on 1996/97. Bachelor Thesis. Universiti Malaya.
- Nurul Amin Badrul (2000). *Error correcting & detection code-A look at BCH codes*. Bachelor Thesis.Universiti Malaya.